@techreport{oai:ipsj.ixsq.nii.ac.jp:00024462,
 author = {橋本, 隆 and 岡崎, 恵三 and 弘中, 哲夫 and 村上, 和彰 and 富田, 眞治 and Takashi, Hashimoto and Keizo, Okazaki and Tetsuo, Hironaka and Kazuaki, Murakami and Shinji, Tomita},
 issue = {8(1991-ARC-092)},
 month = {Jan},
 note = {MSFV(ltithreaded　Streaming/FIFO　Vect)アーキテクチャを提案し，そのプロトタイブ・ベクトル・プロセッサ『順風』を開発している．MSFVアーキテクチャでは，FIFOベクトル・レジスタ，ストリーミング，柔軟なチェイニング機能と並んで，ベクトル命令レベルでのマルチスレッド処理が大きな特長となっている．『順風』では，実在する実パイプラインとしては，1本の実加減算パイプライン，1本の実乗除算パイプライン，および，2本の実ロード/ストア・パイプラインを備える．一方，ベクトル命令のディスパッチ対象となる仮想パイプラインとしては，8本の仮想演算パイプラインと8本の仮想ロード/ストア・パイプラインを設けている．仮想パイプラインの実パイプラインへディスパッチ方法としては，切替間隔は毎クロック・サイクルと一定かつ固定だが，ディスパッチ間隔は動的に決まるround?robin方式を採用している．本稿では，マルチスレッド処理を可能とした演算パイプラインについて，そのパイプライン処理過程およびハードウェア構成を述べている．, We have been developing a vector processor prototype based on MSFV(Multithreaded Streaming/FIFO Vector) architecture. The MSFV architecture has several architectural features, such as FIFO vector register, streaming, flexible chaining, and multithreading at vector-instruction level. The MSFV prototype implements a real ADD/SUB pipeline, a real MUL/DIV pipeline, and two real LOAD/STORE pipelines. It introduces eight virtual arithmetic pipelines and eight LOAD/STORE pipelines, each of which a vector instruction is issued to. Round-robin multithreading is employed for dispatching a virtual pipeline to a real pipeline. This paper describes the pipeline structure and hardware organization of the arithmetic pipelines that implement the multithreaded vector execution.},
 title = {『順風』：MSF型ベクトル・プロセッサ・プロトタイプ　－演算パイプラインの構成－},
 year = {1992}
}