| Item type |
SIG Technical Reports(1) |
| 公開日 |
1993-10-21 |
| タイトル |
|
|
タイトル |
超並列プロトタイプ計算機JUMP - 1の構想 |
| タイトル |
|
|
言語 |
en |
|
タイトル |
Overview of a Massively Parallel Computer Prototype : JUMP - 1 |
| 言語 |
|
|
言語 |
jpn |
| 資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_18gh |
|
資源タイプ |
technical report |
| 著者所属 |
|
|
|
東京大学工学部 |
| 著者所属 |
|
|
|
慶応大学理工学部 |
| 著者所属 |
|
|
|
九州工業大学マイクロ化総合技術センタ |
| 著者所属 |
|
|
|
九州工業大学マイクロ化総合技術センタ |
| 著者所属 |
|
|
|
東京工科大学情報工学科 |
| 著者所属 |
|
|
|
京都大学工学部 |
| 著者所属 |
|
|
|
神戸大学工学部 |
| 著者所属 |
|
|
|
神戸大学工学部 |
| 著者所属 |
|
|
|
東京大学工学部 |
| 著者所属 |
|
|
|
京都大学工学部 |
| 著者所属(英) |
|
|
|
en |
|
|
The University of Tokyo |
| 著者所属(英) |
|
|
|
en |
|
|
Keio University |
| 著者所属(英) |
|
|
|
en |
|
|
Kyushu Institute of Technology |
| 著者所属(英) |
|
|
|
en |
|
|
Kyushu Institute of Technology |
| 著者所属(英) |
|
|
|
en |
|
|
Tokyo Engineering University |
| 著者所属(英) |
|
|
|
en |
|
|
Kyoto University |
| 著者所属(英) |
|
|
|
en |
|
|
Kobe University |
| 著者所属(英) |
|
|
|
en |
|
|
Kobe University |
| 著者所属(英) |
|
|
|
en |
|
|
The University of Tokyo |
| 著者所属(英) |
|
|
|
en |
|
|
Kyoto University |
| 著者名 |
平木, 敬
天野, 英晴
久我, 守弘
末吉, 敏則
工藤, 知宏
中島, 浩
中條拓伯
松田, 秀雄
松本, 尚
森, 眞一郎
|
| 著者名(英) |
Kei, Hiraki
Hideharu, Amano
Morihiro, Kuga
Toshinori, Sueyoshi
Tomohiro, Kudoh
Hiroshi, Nakashima
Hironori, Nakajo
Hideo, Matsuda
Takashi, Matsumoto
Shin-Ichiro, Mori
|
| 論文抄録 |
|
|
内容記述タイプ |
Other |
|
内容記述 |
本稿では超並列プロトタイプ計算機JUMP?1のアーキテクチャについて概説する。JUMP?1は効率的な分散共有メモリの実現を最大の目的として設計されており,メモリ・アクセスのレイテンシ削減のために様々な機構が用意されている。例えば3レベルのキャッシュはinvalidateとupdateの双方のコヒーレンス・プロトコルをサポートするとともに,プロセッサ間での高速な通信/同期のための機能を備えている。またメモリの一貫性の分散管理に適したスケーラブルなネットワークを提案し,従来のものに比べて高い性能が得られることを評価によって確認した。さらに,画像や大規模ファイルの高速な入出力のために,JUMP?1には多数のシリアル・リンクを用いたスケーラブルなI/Oシステムも備えられている。 |
| 論文抄録(英) |
|
|
内容記述タイプ |
Other |
|
内容記述 |
This paper summarizes the architecture of a massively parallel computer, JUMP-1. The most important objective of the JUMP-1 is the implementation of an efficient distributed shared-memory system reducing access latency. To cope with it, we introduced a three level cache system not only managing its coherency by both invalidate and update protocols, but also providing inter-processor communication and synchronization mechanism. We also proposed a scalable interconnection network fit for the distributed management of memory consistency, and a scalable I/O system for high speed image and file processing. As for the interconnection network, the performance evaluation result shows its advantage to conventional scalable networks. |
| 書誌レコードID |
|
|
収録物識別子タイプ |
NCID |
|
収録物識別子 |
AN10096105 |
| 書誌情報 |
情報処理学会研究報告計算機アーキテクチャ(ARC)
巻 1993,
号 91(1993-ARC-102),
p. 73-84,
発行日 1993-10-21
|
| Notice |
|
|
|
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. |
| 出版者 |
|
|
言語 |
ja |
|
出版者 |
情報処理学会 |