@techreport{oai:ipsj.ixsq.nii.ac.jp:00024206,
 author = {広瀬, 哲也 and 加納健 and 丸山, 勉 and 中田, 登志之 and 浅野, 由裕 and 稲村, 雄 and Tetsuya, Hirose and Yasushi, Kanoh and Tsutomu, Maruyama and Toshiyuki, Nakata and Yoshihiro, Asano and Yu, Inamura},
 issue = {66(1994-ARC-107)},
 month = {Jul},
 note = {本稿では，新たに開発した並列コンピュータCenju-3のアーキテクチャを概説する．Cenju-3は，VR4400を要素プロセッサとする分散メモリ方式の並列コンピュータで，256プロセッサまでを接続可能である．要素プロセッサは，実装効率良く性能の向上を図るためVR4400と1MByteの2次キャッシュを一体化したMCM(Multi Chip Module)を用いた．プロセッサ間ネットワークを構築するに当たって，最大256プロセッサをターゲットに最適化を図り，4×4のクロスバスイッチによる多段接続網を用いた．多段接続網は，プロセッサ間が等距離であるという優れた特徴を持ち，256接続までに置いてはメッシュ等に対してハードウェア量も少い．プロセッサーネットワークインタフェースとして専用のハードウェアを開発し，並列化のボトルネックとなる通信速度向上を図った．, In this paper, we present design consideration and machine architecture of a distributed memory parallel machine: Cenju-3. The processing element(PE) consists of a VR4400 with 1MByte secondary cache memory, which are implemented on a multi-chip-module, in order to realize a compact and high performance PE. In designing the inter-processor network, we tuned the architecture for up to 256 processor system. PEs are connected through a multi-stage interconnection network, that consists of 4x4 crossbar packet switches. We also developed special processor-network interface hard ware that is used to speed-up the inter-processor communication.},
 title = {並列コンピュータCenju - 3のアーキテクチャ},
 year = {1994}
}