WEKO3
アイテム
並列コンピュータCenju - 3のアーキテクチャ
https://ipsj.ixsq.nii.ac.jp/records/24206
https://ipsj.ixsq.nii.ac.jp/records/24206ec27d86a-ead1-414e-9699-b9a30d1fce09
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-ARC94107016.pdf (1.0 MB)
|
Copyright (c) 1994 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 1994-07-21 | |||||||
| タイトル | ||||||||
| タイトル | 並列コンピュータCenju - 3のアーキテクチャ | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Architecture of a Parallel Machine : Cenju - 3 | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| NEC C&Cシステム研究所 | ||||||||
| 著者所属 | ||||||||
| NEC C&Cシステム研究所 | ||||||||
| 著者所属 | ||||||||
| NEC C&Cシステム研究所 | ||||||||
| 著者所属 | ||||||||
| NEC C&Cシステム研究所 | ||||||||
| 著者所属 | ||||||||
| NEC技術情報システム開発 | ||||||||
| 著者所属 | ||||||||
| NEC技術情報システム開発 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| C&C Research Laboratories NEC Corporation | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| C&C Research Laboratories NEC Corporation | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| C&C Research Laboratories NEC Corporation | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| C&C Research Laboratories NEC Corporation | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| NEC Scientific Information System Development | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| NEC Scientific Information System Development | ||||||||
| 著者名 |
広瀬, 哲也
加納健
丸山, 勉
中田, 登志之
浅野, 由裕
稲村, 雄
× 広瀬, 哲也 加納健 丸山, 勉 中田, 登志之 浅野, 由裕 稲村, 雄
|
|||||||
| 著者名(英) |
Tetsuya, Hirose
Yasushi, Kanoh
Tsutomu, Maruyama
Toshiyuki, Nakata
Yoshihiro, Asano
Yu, Inamura
× Tetsuya, Hirose Yasushi, Kanoh Tsutomu, Maruyama Toshiyuki, Nakata Yoshihiro, Asano Yu, Inamura
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 本稿では，新たに開発した並列コンピュータCenju-3のアーキテクチャを概説する．Cenju-3は，VR4400を要素プロセッサとする分散メモリ方式の並列コンピュータで，256プロセッサまでを接続可能である．要素プロセッサは，実装効率良く性能の向上を図るためVR4400と1MByteの2次キャッシュを一体化したMCM(Multi Chip Module)を用いた．プロセッサ間ネットワークを構築するに当たって，最大256プロセッサをターゲットに最適化を図り，4×4のクロスバスイッチによる多段接続網を用いた．多段接続網は，プロセッサ間が等距離であるという優れた特徴を持ち，256接続までに置いてはメッシュ等に対してハードウェア量も少い．プロセッサーネットワークインタフェースとして専用のハードウェアを開発し，並列化のボトルネックとなる通信速度向上を図った． | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | In this paper, we present design consideration and machine architecture of a distributed memory parallel machine: Cenju-3. The processing element(PE) consists of a VR4400 with 1MByte secondary cache memory, which are implemented on a multi-chip-module, in order to realize a compact and high performance PE. In designing the inter-processor network, we tuned the architecture for up to 256 processor system. PEs are connected through a multi-stage interconnection network, that consists of 4x4 crossbar packet switches. We also developed special processor-network interface hard ware that is used to speed-up the inter-processor communication. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AN10096105 | |||||||
| 書誌情報 |
情報処理学会研究報告計算機アーキテクチャ（ARC） 巻 1994, 号 66(1994-ARC-107), p. 121-128, 発行日 1994-07-21 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
