WEKO3
アイテム
Cerebras CS-2におけるプロセッシングエレメント間の通信性能評価
https://ipsj.ixsq.nii.ac.jp/records/241678
https://ipsj.ixsq.nii.ac.jp/records/2416781660c12f-0c65-4db3-a181-339260b1509b
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]()
2026年12月9日からダウンロード可能です。
|
Copyright (c) 2024 by the Information Processing Society of Japan
|
|
非会員:¥660, IPSJ:学会員:¥330, ARC:会員:¥0, DLIB:会員:¥0 |
Item type | SIG Technical Reports(1) | |||||||||
---|---|---|---|---|---|---|---|---|---|---|
公開日 | 2024-12-09 | |||||||||
タイトル | ||||||||||
タイトル | Cerebras CS-2におけるプロセッシングエレメント間の通信性能評価 | |||||||||
言語 | ||||||||||
言語 | jpn | |||||||||
キーワード | ||||||||||
主題Scheme | Other | |||||||||
主題 | 性能評価 | |||||||||
資源タイプ | ||||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||||
資源タイプ | technical report | |||||||||
著者所属 | ||||||||||
明治大学理工学部情報科学科 | ||||||||||
著者所属 | ||||||||||
明治大学理工学部情報科学科 | ||||||||||
著者名 |
福岡, 伶音
× 福岡, 伶音
× 宮島, 敬明
|
|||||||||
論文抄録 | ||||||||||
内容記述タイプ | Other | |||||||||
内容記述 | Cerebras CS-2 は,300mm ウェハを 1 つのチップとして利用した Wafer Scale Engine-2 (WSE-2) を搭載した大規模深層学習向けアクセラレータである.WSE-2 には約 85 万個のプロセッシングエレメント(PE)が搭載され,それぞれは 2 次元メッシュで接続されている.PE 間のメモリの一貫性は保証されないため,CS-2 を科学技術計算に利用する際は 1 つの分散並列システムとして扱うことになる.科学技術計算に頻出する集団通信などの通信パターンは CS-2 でも実行可能だが,その特性理解は進んでおらず,基礎的な性能評価が必要である.本稿では,WSE-2 における各種 1 次元通信パターン (2PE 間通信レイテンシ,バイセクションバンド幅,Broadcast,Gather,Scatter,Reduce,AllReduce,AllReduce,Alltoall 通信) の所要時間の測定とモデル化を行った. | |||||||||
書誌レコードID | ||||||||||
収録物識別子タイプ | NCID | |||||||||
収録物識別子 | AN10096105 | |||||||||
書誌情報 |
研究報告システム・アーキテクチャ(ARC) 巻 2024-ARC-259, 号 13, p. 1-9, 発行日 2024-12-09 |
|||||||||
ISSN | ||||||||||
収録物識別子タイプ | ISSN | |||||||||
収録物識別子 | 2188-8574 | |||||||||
Notice | ||||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||||
出版者 | ||||||||||
言語 | ja | |||||||||
出版者 | 情報処理学会 |