@techreport{oai:ipsj.ixsq.nii.ac.jp:00024127,
 author = {岡本, 一晃 and 松岡, 浩司 and 廣野, 英雄 and 横田, 隆史 and 坂井, 修一 and Kazuaki, Okamoto and Hiroshi, Matsuoka and Hideo, Hirono and Takashi, Yokota and Shuichi, Sakai},
 issue = {80(1995-ARC-113)},
 month = {Aug},
 note = {我々は、スレッド制御を自然に行える実行モデルとして、コンティニュエーション駆動実行モデルを考案し、それに基づいてマルチスレッド処理を最適化する並列処理アーキテクチャRICA(educed　Interprocessor?Communication　Architectur)を提案している。現在開発を進めているRWC?1のプロセッサは、RICAに基づくマルチスレッド処理機構を有しており、通信や同期のオーバヘッドを削減することで大域的な並列処理性能の向上を図っている。本稿ではRWC?1プロセッサのマルチスレッド処理機構について述べ、RWC?1におけるスレッドレベル並列処理の基本動作を示す。, We have propsed "Continuation Driven Execution Model" which exploits multithreadings naturally and efficiently. Based on the model, RICA(Reduced Interprocessor-Communication Architecture) was proposed for optimizing thread-level parallelism. Massively parallel computer RWC-1 which based on the RICA is now under construction. RWC-1 processor has a thread control mechanisms especially for decreasing communication and synchronization overheads, and optimizing parallel execution among threads. This paper describes the thread execution of the RWC-1 processor, and also presents how thread-level parallel operations are optimized.},
 title = {RWC - 1のマルチスレッド処理機構},
 year = {1995}
}