@techreport{oai:ipsj.ixsq.nii.ac.jp:00240531,
 author = {天野, 英晴 and 小菅, 敦丈 and 島本, 直伸 and 最上, 徹 and 落合, 幸徳 and 角, 博文 and 井上, 友里恵 and 池田, 誠 and 三田, 吉郎 and Hideharu, Amano and Atsutake, Kosuge and Naonobu, Shimamoto and Tohru, Mogami and Yukinori, Ochiai and Hirofumi, Sumi and Yurie, Inoue and Makoto, Ikeda and Yoshiro, Mita},
 issue = {49},
 month = {Nov},
 note = {半導体チップの設計および製造にはかなりの時間がかかるため，そのプロセス全体を把握し，チップ作成の実感を伴う学生実験を行うことは困難である．初心者がチップの設計から製造までの過程を簡単に体験できる学生実験が不足していることが，半導体の研究に興味を持つ学生が少ない理由の一つである．このことが，結果として半導体業界における熟練労働者の不足に拍車をかけている．Agile-chip platform は，あらかじめ，最上位ワイヤ以外の部分を除いて大量生産したウェーハから切り出したカットウェハに対して，最上位の配線層のみをミニマルファブ技術を活用して製造することで，少量のチップを迅速かつ低コストで製造可能にする手法である．本報告では，Agile-chipプラットフォームを用いた半導体初心者向けの学生実験の方法を提案し，その実施例を示す．ベースチップには，最上位配線層のみで様々なゲートが構成できるゲートアレイを用い，学生は，ゲートアレイを用いて 61 段のリングオシレータを回路設計し，シミュレーションで動作を確認した後，対応するレイアウト設計を行う．両者の同一性を確認した後，GDS ファイルを生成する．この配線層をミニマルファブあるいはクリーンルームにて実現し，最終的に基板に装着して測定を行う．基本的な電子回路の知識のみで，チップ設計の経験がない学生でも 1.5 週間後にはボードに実装されたチップを測定し，設計を検証することができた．, Since the design and manufacturing of semiconductor chips takes a considerable amount of time, it is difficult to fully understand the entire process and conduct student experiments that provide a hands-on experience of chip creation. The lack of student experiments that allow beginners to easily experience the process from chip design to manufacturing is one of the reasons why there are few students interested in semiconductor research. This, in turn, exacerbates the shortage of skilled workers in the semiconductor industry. The Agile-chip platform is a method that enables the rapid and low-cost production of small quantities of chips by manufacturing only the top wiring layer using minimal fab technology on cut wafers, which are pre-cut from mass-produced wafers except for the topmost wiring. In this report, we propose a student experiment method for semiconductor beginners using the Agile-chip platform and provide an implementation example. For the base chip, a gate array is used, which allows the configuration of various gates using only the top wiring layer. The students design a 61-stage ring oscillator using the gate array, verify its operation through simulation, and then proceed with the corresponding layout design. After confirming the consistency of both, they generate a GDS file. This wiring layer is then fabricated either in a minimal fab or a cleanroom, and finally, the chip is mounted on a substrate for measurement.},
 title = {Agile-chip platformを用いた半導体教育入門用学生実験の提案と試行},
 year = {2024}
}