@techreport{oai:ipsj.ixsq.nii.ac.jp:00240520,
 author = {兵藤, 旭 and 神保, 聡 and 小此木, 大輝 and 井上, 源太 and Thiem, Van Chu and 本村, 真人 and 川村, 一志},
 issue = {38},
 month = {Nov},
 note = {アニーリングプロセッサは，組合せ最適化問題をイジングモデル形式で効率的に解く領域特化型計算機として注目されているが，局所最適解に陥りやすい制約付き組合せ最適化問題を苦手とする．この点に対処するため，イジングモデルの変形により局所最適解からの脱出を図るマージ手法が提案された．しかし，マージ手法をアニーリングプロセッサにそのまま導入することは，計算コストやハードウェア資源の観点から現実的でない．本稿では，マージ手法のアイディアを利用してアニーリング計算処理を拡張する PDA（Parallel-trial Double-update Annealing）アルゴリズムを提案し，FPGA 上に PDA プロセッサを実現する．実験結果から，アニーリング計算＋マージ手法を GPU で実行した場合に比べ，PDA プロセッサは同品質の解を最大 30 倍程度高速に得られることを確認した．},
 title = {2スピン同時フリップの並列試行により高効率な解探索を行うアニーリングプロセッサ},
 year = {2024}
}