| Item type |
SIG Technical Reports(1) |
| 公開日 |
2024-11-05 |
| タイトル |
|
|
タイトル |
アナログ回路に適応バイアス機能を付与する動作検知回路の開発 |
| タイトル |
|
|
言語 |
en |
|
タイトル |
A development of Adaptive Bias Attachment for Low-Power Analog Circuit Design |
| 言語 |
|
|
言語 |
jpn |
| 資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_18gh |
|
資源タイプ |
technical report |
| 著者所属 |
|
|
|
京都工芸繊維大学 |
| 著者所属 |
|
|
|
京都工芸繊維大学 |
| 著者所属(英) |
|
|
|
en |
|
|
Kyoto Institute of Technology |
| 著者所属(英) |
|
|
|
en |
|
|
Kyoto Institute of Technology |
| 著者名 |
赤星, 駿介
高井, 信和
|
| 著者名(英) |
Shunsuke, Akahoshi
Nobukazu, Takai
|
| 論文抄録 |
|
|
内容記述タイプ |
Other |
|
内容記述 |
本報告ではアナログ回路の動作周波数を Hi/Lo の二値に変換し，そのテール電流や回路内のスイッチを制御することで待機時電力を削減する回路を紹介する．提案回路ではオフ状態のトランスミッションゲートを抵抗として用いた時定数の大きな LPF により，頻繁な状態遷移による回路の不安定動作を抑制している．提案回路を用いて設計したオペアンプはポストレイアウトシミュレーションの結果，動作時の 1 nF 負荷を駆動する際のスルーレート 5.41 V/????s，待機時消費電力 2.39 ????W が確認された． |
| 論文抄録(英) |
|
|
内容記述タイプ |
Other |
|
内容記述 |
This report proposes a circuit that reduces standby power by converting the operating frequency of the circuit to Hi/Lo binary values and controlling the tail current and switches in the circuit. In the proposed circuit, an LPF with a large time constant using an off-state transmission gate as a resistor suppresses unstable operation of the circuit due to frequent state transitions. Post-layout simulation results of the OPA using the proposed circuit show that the circuit has a slew rate of 5.41 V/????s when driving 1 nF load during operation and a standby power consumption of 2.39 ????W. |
| 書誌レコードID |
|
|
収録物識別子タイプ |
NCID |
|
収録物識別子 |
AA11451459 |
| 書誌情報 |
研究報告システムとLSIの設計技術（SLDM）
巻 2024-SLDM-207,
号 36,
p. 1-5,
発行日 2024-11-05
|
| ISSN |
|
|
収録物識別子タイプ |
ISSN |
|
収録物識別子 |
2188-8639 |
| Notice |
|
|
|
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. |
| 出版者 |
|
|
言語 |
ja |
|
出版者 |
情報処理学会 |
IPSJ-SLDM24207036.pdf (1.9 MB)
