WEKO3
アイテム
生成AIを用いたAIチップ自動設計技術の開発
https://ipsj.ixsq.nii.ac.jp/records/240517
https://ipsj.ixsq.nii.ac.jp/records/24051766ec4e9c-e4c3-46c4-82cf-04cc24c36382
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-SLDM24207035.pdf (1.5 MB)
|
Copyright (c) 2024 by the Institute of Electronics, Information and Communication Engineers This SIG report is only available to those in membership of the SIG.
|
|
| SLDM:会員：¥0, DLIB:会員：¥0 | ||
| Item type | SIG Technical Reports(1) | |||||||||
|---|---|---|---|---|---|---|---|---|---|---|
| 公開日 | 2024-11-05 | |||||||||
| タイトル | ||||||||||
| タイトル | 生成AIを用いたAIチップ自動設計技術の開発 | |||||||||
| タイトル | ||||||||||
| 言語 | en | |||||||||
| タイトル | Development of Generative AI-based Automated Design Technology for AI Chips | |||||||||
| 言語 | ||||||||||
| 言語 | jpn | |||||||||
| 資源タイプ | ||||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||||
| 資源タイプ | technical report | |||||||||
| 著者所属 | ||||||||||
| 株式会社日立製作所研究開発グループ 計測インテグレーションイノベーションセンタエッジコンピューティング研究部 | ||||||||||
| 著者所属 | ||||||||||
| 株式会社日立製作所研究開発グループ 計測インテグレーションイノベーションセンタエッジコンピューティング研究部 | ||||||||||
| 著者所属(英) | ||||||||||
| en | ||||||||||
| Edge Computing Research Department, Sensing Integration Innovation Center, Research & Development Group, Hitachi, Ltd. | ||||||||||
| 著者所属(英) | ||||||||||
| en | ||||||||||
| Edge Computing Research Department, Sensing Integration Innovation Center, Research & Development Group, Hitachi, Ltd. |
||||||||||
| 著者名 |
芹澤, 靖隆
× 芹澤, 靖隆
× 松本, 久功
|
|||||||||
| 著者名(英) |
Yasutaka, Serizawa
× Yasutaka, Serizawa
× Hisanori, Matsmoto
|
|||||||||
| 論文抄録 | ||||||||||
| 内容記述タイプ | Other | |||||||||
| 内容記述 | 先端 AI/IT 人材不足が加速する中，AI 演算の高効率化に向けては AI チップ (GPU，FPGA，CPU 等) の適用が有効である一方，その開発工数を如何に削減するか，さらには AI 開発者が開発した AI 演算を最適かつ迅速に AI チップに実装することが課題となっている．本研究では，アプリケーション仕様からチップ設計までのシームレスなサポートによる AI チップ設計/開発期間削減に向け，生成 AI / LLM を活用した自動設計システムのコンセプトアーキテクチャを提案した．本アーキテクチャの初期実装例として，OSS ベースの学習済み AI モデル (Python コード) を入力とし，FPGA 向け高位合成が可能な C++ コードを出力するコード自動生成システムをエージェント UI および LLM を活用して実装した．本システムにより Python で記述された学習済み AI モデルから高位合成を活用した HDL コードを出力し，さらに FPGA 実装による機能動作検証まで行ったので結果を報告する． | |||||||||
| 論文抄録(英) | ||||||||||
| 内容記述タイプ | Other | |||||||||
| 内容記述 | As the shortage of human resources for advanced AI / IT techniques accelerates, while the application of AI chips (GPUs, FPGAs, CPUs, etc.) is effective for improving the efficiency of AI calculations, how to reduce the development manhours and how to optimally and quickly implement AI calculations developed by AI developers on AI chips have become serious issues. In this research, we proposed a concept architecture of an automatic design system using generative AI / LLM to reduce the AI chip design / development costs by seamless support from application specification to chip design. As an initial implementation example of this architecture, we implemented an automatic code generation system that outputs C++ codes capable of high-level synthesis for FPGAs using OSS-based trained AI model (Python code) as input by using Agent UI and LLM. This system successfully outputted HDL codes using high-level synthesis from the trained AI model written in Python, and the functional operation by implementing them into FPGA has been verified. | |||||||||
| 書誌レコードID | ||||||||||
| 収録物識別子タイプ | NCID | |||||||||
| 収録物識別子 | AA11451459 | |||||||||
| 書誌情報 |
研究報告システムとLSIの設計技術（SLDM） 巻 2024-SLDM-207, 号 35, p. 1-5, 発行日 2024-11-05 |
|||||||||
| ISSN | ||||||||||
| 収録物識別子タイプ | ISSN | |||||||||
| 収録物識別子 | 2188-8639 | |||||||||
| Notice | ||||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||||
| 出版者 | ||||||||||
| 言語 | ja | |||||||||
| 出版者 | 情報処理学会 | |||||||||
