@techreport{oai:ipsj.ixsq.nii.ac.jp:00240512,
 author = {藤本, 一輝 and 福田, 悠太 and 大山, 達哉 and 堀, 洋平 and 片下, 敏宏 and 藤野, 毅 and Kazuki, Fujimoto and Yuta, Fukuda and Tatsuya, Oyama and Yohei, Hori and Toshihiro, Katashita and Takeshi, Fujino},
 issue = {30},
 month = {Nov},
 note = {配線のばらつきにより発生する 2 つの経路の遅延時間差を，センスアンプを用いて計測しレスポンスを生成する RG-DTM PUF は，通常のアービター PUF と比較してユニーク性が高く，機械学習攻撃耐性が高いという特徴を持つ．本方式を FPGA で実装する方法として，セレクタ回路と複数の DFF をアービターとして用いて遅延時間を計測する，fDTM-PUF を提案・評価してきた．しかしながら，FPGA のレイアウト制約が厳しいという問題点があったため，本発表では FPGA 上の TDC センサを用いて遅延時間差を計測する fDTM-PUF を提案する．TDC を用いることで原理的には従来方式よりも細かい遅延時間差の計測が可能であり，遅延時間差を 2，4， 6， 8 分割してレスポンスを生成し，再現性・ユニーク性などの基本特性を評価した結果を報告する．, An RG-DTM PUF generates responses by using a sense amplifier to measure the delay difference between two paths caused by wiring variations. The RG-DTM PUF has higher uniqueness and higher attack resistance against machine learning attacks compared to normal arbiter PUFs. To implement this type of PUF on an FPGA without using a sense amplifier, we have proposed an fDTM-PUF that utilizes multiple arbiter DFFs placed at biased positions to measure the delay difference. However, placing these DFFs at desirable positions is quite difficult in FPGA. In this study, we propose an fDTM-PUF utilizing a TDC sensor to more precisely measure the delay difference. To demonstrate the feasibility of the TDC-based fDTM-PUF, we evaluate the basic characteristics of the PUF including reproducibility and uniqueness.},
 title = {TDCセンサを用いたしきい値が制御可能なfDTM-PUFの基礎評価},
 year = {2024}
}