ログイン 新規登録
言語:

WEKO3

  • トップ
  • ランキング
To
lat lon distance
To

Field does not validate



インデックスリンク

インデックスツリー

メールアドレスを入力してください。

WEKO

One fine body…

WEKO

One fine body…

アイテム

  1. 研究報告
  2. システムとLSIの設計技術(SLDM)
  3. 2024
  4. 2024-SLDM-207

説明可能なAIを用いたアナログ集積回路サイジングの効率化

https://ipsj.ixsq.nii.ac.jp/records/240503
https://ipsj.ixsq.nii.ac.jp/records/240503
9351f9b8-8791-4d1d-acd7-9a98f88de5c5
名前 / ファイル ライセンス アクション
IPSJ-SLDM24207021.pdf IPSJ-SLDM24207021.pdf (1.0 MB)
Copyright (c) 2024 by the Institute of Electronics, Information and Communication Engineers This SIG report is only available to those in membership of the SIG.
SLDM:会員:¥0, DLIB:会員:¥0
Item type SIG Technical Reports(1)
公開日 2024-11-05
タイトル
タイトル 説明可能なAIを用いたアナログ集積回路サイジングの効率化
タイトル
言語 en
タイトル Enhancing the Efficiency of Analog Integrated Circuits using by Explainable AI
言語
言語 jpn
資源タイプ
資源タイプ識別子 http://purl.org/coar/resource_type/c_18gh
資源タイプ technical report
著者所属
京都工芸繊維大学
著者所属
京都工芸繊維大学
著者所属
京都工芸繊維大学
著者所属(英)
en
Kyoto Institute of Technology
著者所属(英)
en
Kyoto Institute of Technology
著者所属(英)
en
Kyoto Institute of Technology
著者名 南村, 天楽

× 南村, 天楽

南村, 天楽

Search repository
森口, 悠斗

× 森口, 悠斗

森口, 悠斗

Search repository
髙井, 伸和

× 髙井, 伸和

髙井, 伸和

Search repository
著者名(英) Takayoshi, Namura

× Takayoshi, Namura

en Takayoshi, Namura

Search repository
Yuto, Moriguchi

× Yuto, Moriguchi

en Yuto, Moriguchi

Search repository
Nobukazu, Takai

× Nobukazu, Takai

en Nobukazu, Takai

Search repository
論文抄録
内容記述タイプ Other
内容記述 急増するアナログ集積回路の需要に対応するために,設計自動化技術が求められている.しかし,現在用いられている自動サイジング手法は,変数が多いと収束までに多くのステップ数を要することや,選定された素子値の理由を理解しにくいことなどの課題が存在する.本研究では説明可能な人工知能(XAI)を用いたアナログ回路自動サイジングのための新しい手法を提案する.XAI の一種である SHAP を用いて寄与度の高い素子のみを選択し,ベイズ最適化を適用することで,探索ステップ数の削減に成功した.数値実験では,回路特性に対して寄与度の高い素子を特定することで,全変数を探索するよりも平均ステップ数の約 79% 削減を確認した.また,収束時のステップ数の標準偏差が約 83% 削減したことでランダムサンプリングに対する頑健性を実現した.
論文抄録(英)
内容記述タイプ Other
内容記述 To meet the rapidly increasing demand for analog integrated circuits, automated design techniques are required. However, currently used automated sizing methods require a large number of steps to converge when the number of variables is large, and it is difficult to understand the reason for the selected element values. In this study, we propose a new method for automatic analog circuit sizing using explainable artificial intelligence (XAI). We succeeded in reducing the number of search steps by using SHAP, a type of XAI, to select only the elements with high contribution and applying Bayesian optimization. Numerical experiments confirmed that identifying elements with high contribution to circuit characteristics reduces the average number of search steps by approximately 79% compared to searching all variables. In addition, the standard deviation of the number of steps at convergence was reduced by approximately 83%, which is robust to random sampling.
書誌レコードID
収録物識別子タイプ NCID
収録物識別子 AA11451459
書誌情報 研究報告システムとLSIの設計技術(SLDM)

巻 2024-SLDM-207, 号 21, p. 1-6, 発行日 2024-11-05
ISSN
収録物識別子タイプ ISSN
収録物識別子 2188-8639
Notice
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
出版者
言語 ja
出版者 情報処理学会
戻る
0
views
See details
Views

Versions

Ver.1 2025-01-19 07:57:32.652189
Show All versions

Share

Mendeley Twitter Facebook Print Addthis

Cite as

エクスポート

OAI-PMH
  • OAI-PMH JPCOAR
  • OAI-PMH DublinCore
  • OAI-PMH DDI
Other Formats
  • JSON
  • BIBTEX

Confirm


Powered by WEKO3


Powered by WEKO3