アービターPUFを組込んだ遅延検査容易化設計について

• Item type: SIG Technical Reports(1)
• 公開日: 2024-11-05
• タイトル: アービターPUFを組込んだ遅延検査容易化設計について
• タイトル / 言語: en
• タイトル: On design of a delay testable circuit with an embedded arbiter PUF
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 徳島大学大学院創成科学研究科電気電子システムコース
• 著者所属: 徳島大学大学院社会産業理工学研究部
• 著者所属: 放送大学徳島学習センター
• 著者所属(英): en
• 著者所属(英): Graduate School of Advanced Technology and Science, Tokushima University
• 著者所属(英): en
• 著者所属(英): Graduate School of Technology, Industrial and Social Science, Tokushima University
• 著者所属(英): en
• 著者所属(英): Tokushima Study Center The Open University of Jaspan
• 著者名: 三木, 勇人; 四柳, 浩之; 橋爪, 正樹
• 著者名(英): Hayato, Miki; Hiroyuki, Yotsuyanagi; Masaki, Hashizume
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 近年，偽造 IC の増加が電子機器の信頼性とセキュリティに対する主な脅威となっている．そこで，IC チップの信頼性とセキュリティ機能の向上のための技術として Physically Unclonable Function (PUF) が期待されている．PUF は，トランジスタの閾値や配線寄生容量などの製造時に発生するばらつきを利用して固有値を生成し，IC チップの個体識別を行うことができる．しかし，固有値生成を行うには PUF 回路を追加する必要があり，エリアオーバーヘッドが問題となる．そこで，遅延検査容易化設計に遅延型 PUF の 1 種であるアービター PUF を組み込む手法を提案し，設計，面積評価とシミュレーションを行った．シミュレーションを行った結果，レスポンスが不定値として出力されたため，シミュレーション上で信号遷移が同時であるように設計されたことを確認した．また，アービター PUF を直接追加実装するよりもエリアオーバーヘッドが抑制可能であることも確認した．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: In recent years, the increase in counterfeit ICs has become one of the main threats to the reliability and security of electronic devices. Physically Unclonable Function(PUF) has been proposed to improve the security and reliability of ICs. PUF can generate unique values by utilizing manufacturing variations such as transistor thresholds and wiring parasitic capacitances and can identify individual chips. However, the PUF circuit must be embedded to generate unique values, which increases the area overhead. This paper proposes a new design of an arbiter PUF embedded in a design-for-testability circuit. The delay elements in the delay testable circuit are also used for the arbiter PUF. We implement the proposed circuit and evaluate the area overhead. The simulation results confirmed that the response of the arbiter PUF is not predictable and depends on the device variations. We also confirmed that the area overhead can be reduced compared to separately implementing an arbiter PUF.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 研究報告システムとLSIの設計技術（SLDM）; 巻 2024-SLDM-207, 号 13, p. 1-6, 発行日 2024-11-05
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 2188-8639
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会