Item type |
SIG Technical Reports(1) |
公開日 |
2024-11-05 |
タイトル |
|
|
タイトル |
Wavefront array構造のDNN推論回路に対するサイドチャネル攻撃を緩和するための算術マスキングの実装と評価 |
タイトル |
|
|
言語 |
en |
|
タイトル |
Implementation and Evaluation of Arithmetic Masking to Mitigate Side-channel Attacks on Wavefront Array-based DNN Accelerator |
言語 |
|
|
言語 |
jpn |
資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_18gh |
|
資源タイプ |
technical report |
著者所属 |
|
|
|
立命館大学理工学研究科 |
著者所属 |
|
|
|
立命館大学理工学部 |
著者所属 |
|
|
|
立命館大学理工学研究科 |
著者所属 |
|
|
|
立命館大学理工学部 |
著者所属(英) |
|
|
|
en |
|
|
Graduate School of Science and Technology, Ritsumeikan University |
著者所属(英) |
|
|
|
en |
|
|
Department of Science and Engineering, Ritsumeikan University |
著者所属(英) |
|
|
|
en |
|
|
Graduate School of Science and Technology, Ritsumeikan University |
著者所属(英) |
|
|
|
en |
|
|
Department of Science and Engineering, Ritsumeikan University |
著者名 |
山崎, 大勝
吉田, 康太
福田, 悠太
藤野, 毅
|
著者名(英) |
Hirokatsu, Yamasaki
Kota, Yoshida
Yuta, Fukuda
Takeshi, Fujino
|
論文抄録 |
|
|
内容記述タイプ |
Other |
|
内容記述 |
深層学習 (DNN) モデルの作成には膨大なコストがかかるため,訓練済みのモデルは重要な知的財産である.また,窃取したモデルを利用して誤動作を誘発する敵対的サンプルなどの攻撃などにも悪用されることから,モデルの保護はセキュリティの観点で重要である.特にエッジ AI の場合は,サイドチャネル攻撃などのハードウェアに対する物理攻撃も考慮する必要がある.例えば,デバイス上のメモリ内ではモデルパラメータを暗号化して保存することで保護できるが,推論時には復号した状態で演算回路内に格納されているため電力解析攻撃などが可能である.本稿では,DNN アクセラレータの1つである wavefront array に対する相関電力解析によるモデル抽出攻撃の対策を行う.対策として推論時に乱数を追加することで,回路動作を変更することなく,わずかな遅延で対策を行える算術マスキングを提案する.実験では FPGA 実装された wavefront array に対して相関電力解析を行った.その結果,消費電力波形 50 万トレース用いてもパラメータを特定できないことを示した. |
論文抄録(英) |
|
|
内容記述タイプ |
Other |
|
内容記述 |
Since training deep neural networks (DNNs) requires huge costs, trained models are important intellectual property. Therefore, it is necessary to keep the trained models secret. In particular, edge AIs, which perform DNNs’ inference in local devices, are at risk of stealing DNN models via physical attacks because attackers can directly access the devices. Although encrypting model parameters is a basic countermeasure to these attacks, there is leakage via side-channel information during inference because they are decrypted before calculation. In this paper, we propose an arithmetic masking countermeasure to mitigate side-channel attacks against a wavefront array, one of the DNN accelerators. We expect to mask the intermediate state with random numbers by extending the matrix size by adding random numbers to the multiplicand and multiplier matrix. In the experiment, we performed correlation power analysis on the wavefront array with the countermeasure implemented on FPGA. As a result, we demonstrate that model parameter could not be identified even with 500,000 power consumption traces. |
書誌レコードID |
|
|
収録物識別子タイプ |
NCID |
|
収録物識別子 |
AA11451459 |
書誌情報 |
研究報告システムとLSIの設計技術(SLDM)
巻 2024-SLDM-207,
号 10,
p. 1-6,
発行日 2024-11-05
|
ISSN |
|
|
収録物識別子タイプ |
ISSN |
|
収録物識別子 |
2188-8639 |
Notice |
|
|
|
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. |
出版者 |
|
|
言語 |
ja |
|
出版者 |
情報処理学会 |