WEKO3
アイテム
分散共有メモリ型計算機クラスタにおける遅延キャッシュ・コヒーレンシ・プロトコルの性能評価
https://ipsj.ixsq.nii.ac.jp/records/24011
https://ipsj.ixsq.nii.ac.jp/records/240111038c21a-8e5c-4027-a803-3f3829fdb856
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-ARC96119021.pdf (541.4 kB)
|
Copyright (c) 1996 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 1996-08-27 | |||||||
| タイトル | ||||||||
| タイトル | 分散共有メモリ型計算機クラスタにおける遅延キャッシュ・コヒーレンシ・プロトコルの性能評価 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Performance Evaluation with Deferred Cache Coherence Protocol in Distributed Shared Memory Computer Cluster | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| キヤノン株式会社情報メディア研究所／（現）キヤノン株式会社CyberMediaプロジェクト | ||||||||
| 著者所属 | ||||||||
| キヤノン株式会社情報メディア研究所 | ||||||||
| 著者所属 | ||||||||
| キヤノン株式会社情報メディア研究所／キヤノン株式会社CyberMediaプロジェクト | ||||||||
| 著者所属 | ||||||||
| キヤノン株式会社情報メディア研究所／キヤノン株式会社CyberMediaプロジェクト | ||||||||
| 著者所属 | ||||||||
| キヤノン株式会社情報メディア研究所／（現）キヤノン株式会社CyberMediaプロジェクト | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Media Technology Laboratory, Canon Inc./(Present address) CyberMedia Project, Canon Inc. | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Media Technology Laboratory, Canon Inc. | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Media Technology Laboratory, Canon Inc./(Present address) CyberMedia Project, Canon Inc. | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Media Technology Laboratory, Canon Inc./(Present address) CyberMedia Project, Canon Inc. | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Media Technology Laboratory, Canon Inc./(Present address) CyberMedia Project, Canon Inc. | ||||||||
| 著者名 |
中村, 秀一
数藤, 義明
福井, 俊之
濱口, 一正
柴山, 茂樹
× 中村, 秀一 数藤, 義明 福井, 俊之 濱口, 一正 柴山, 茂樹
|
|||||||
| 著者名(英) |
Shuichi, Nakamura
Yoshiaki, Sudo
Toshiyuki, Fukui
Kazumasa, Hamaguchi
Shigeki, Shibayama
× Shuichi, Nakamura Yoshiaki, Sudo Toshiyuki, Fukui Kazumasa, Hamaguchi Shigeki, Shibayama
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 分散共有メモリ型計算機クラスタのシミュレータを利用して，遅延キャッシュ・コヒーレンシ・プロトコルの性能評価を行った．シミュレーションにより，本プロトコルが分散共有メモリ型計算機クラスタのようなメモリ・アクセス・レイテンシの大きなシステムにおいてキャッシュ・ライン・サイズを大きくした場合には有効性を示すことがわかった． | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | In this paper, we give some simulation results of a Deferred Cache Coherence Protocol. Our protocol is aimed at enhancing performance of a class of shared memory computer cluster systems having relatively large remote memory access latencies. Our protocol assumes weak memory consistency model, which is utilized to combine plural deferred cache coherence maintenance transactions. The simulation disclosed that proposed protocol consistently outperforms MESI protocols in all simulation runs with cache line sizes of 64 bytes or greater. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AN10096105 | |||||||
| 書誌情報 |
情報処理学会研究報告計算機アーキテクチャ（ARC） 巻 1996, 号 80(1996-ARC-119), p. 119-124, 発行日 1996-08-27 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
