ログイン 新規登録
言語:

WEKO3

  • トップ
  • ランキング
To
lat lon distance
To

Field does not validate



インデックスリンク

インデックスツリー

メールアドレスを入力してください。

WEKO

One fine body…

WEKO

One fine body…

アイテム

  1. 研究報告
  2. システム・アーキテクチャ(ARC)
  3. 1998
  4. 70(1998-ARC-130)

OSCAR FORTRAN Compilerを用いたマルチグレイン並列性の評価

https://ipsj.ixsq.nii.ac.jp/records/23842
https://ipsj.ixsq.nii.ac.jp/records/23842
53185623-a893-4077-a987-bb2c7f3a79e6
名前 / ファイル ライセンス アクション
IPSJ-ARC98130003.pdf IPSJ-ARC98130003.pdf (651.3 kB)
Copyright (c) 1998 by the Information Processing Society of Japan
オープンアクセス
Item type SIG Technical Reports(1)
公開日 1998-08-05
タイトル
タイトル OSCAR FORTRAN Compilerを用いたマルチグレイン並列性の評価
タイトル
言語 en
タイトル Evaluation of Multigrain Parallelism using OSCAR FORTRAN Compiler
言語
言語 jpn
資源タイプ
資源タイプ識別子 http://purl.org/coar/resource_type/c_18gh
資源タイプ technical report
著者所属
早稲田大学理工学部電気電子情報工学科
著者所属
松下電器産業(株)
著者所属
(株)東芝
著者所属
早稲田大学理工学部電気電子情報工学科
著者所属
早稲田大学理工学部電気電子情報工学科
著者所属
早稲田大学理工学部電気電子情報工学科
著者所属
早稲田大学理工学部電気電子情報工学科
著者所属
(株)東芝
著者所属
早稲田大学理工学部電気電子情報工学科
著者所属(英)
en
Department of Electrical Electronics and Computer Engineering, Waseda University
著者所属(英)
en
Matsushita Electric Industrial Co., LTD.
著者所属(英)
en
Toshiba Corporation
著者所属(英)
en
Department of Electrical Electronics and Computer Engineering, Waseda University
著者所属(英)
en
Department of Electrical Electronics and Computer Engineering, Waseda University
著者所属(英)
en
Department of Electrical Electronics and Computer Engineering, Waseda University
著者所属(英)
en
Department of Electrical Electronics and Computer Engineering, Waseda University
著者所属(英)
en
Matsushita Electric Industrial Co., LTD.
著者所属(英)
en
Department of Electrical Electronics and Computer Engineering, Waseda University
著者名 小幡, 元樹 松井, 巌徹 松崎, 秀則 木村, 啓二 稲石大祐 宇治川, 泰史 山本, 晃正 岡本, 雅巳 笠原, 博徳

× 小幡, 元樹 松井, 巌徹 松崎, 秀則 木村, 啓二 稲石大祐 宇治川, 泰史 山本, 晃正 岡本, 雅巳 笠原, 博徳

小幡, 元樹
松井, 巌徹
松崎, 秀則
木村, 啓二
稲石大祐
宇治川, 泰史
山本, 晃正
岡本, 雅巳
笠原, 博徳

Search repository
著者名(英) Motoki, Obata Gantetsu, Matsui Hidenori, Matsuzaki Keiji, Kimura Daisuke, Inaishi Yasushi, Ujigawa Terumasa, Yamamoto Masami, Okamoto Hironori, Kasahara

× Motoki, Obata Gantetsu, Matsui Hidenori, Matsuzaki Keiji, Kimura Daisuke, Inaishi Yasushi, Ujigawa Terumasa, Yamamoto Masami, Okamoto Hironori, Kasahara

en Motoki, Obata
Gantetsu, Matsui
Hidenori, Matsuzaki
Keiji, Kimura
Daisuke, Inaishi
Yasushi, Ujigawa
Terumasa, Yamamoto
Masami, Okamoto
Hironori, Kasahara

Search repository
論文抄録
内容記述タイプ Other
内容記述 現在スーパーコンピュータは、数TFLOPSのピーク性能を持ち、今後も伸び続けると考えられるが、価格性能比、使い難さの問題から市場を拡大できないという問題を持っている。また、マイクロプロセッサにおいては、スーパースカラ、VLIW等で利用されている命令レベル並列性の限界が顕在化しており、次世代のプロセッサとして、シングルチップマルチプロセッサ(SCM)が注目されつつある。著者らは、SCM、サーバマシン、スーパーコンピュータの実効性能、すなわちコストパフォーマンス、使い易さを高めることを可能とするために、マルチグレイン自動並列化コンパイル手法を提案している。マルチグレイン並列処理とは、命令あるいはステートメントレベルの細粒度並列性、ループイタレーションレベルの中粒度並列性、サブルーチン・ループ・基本ブロックレベルの粗粒度並列性という、プログラムに内在する並列性を最大限に引き出す方式である。本論文では、Perfect Benchmarkの2次元流体解析プログラムARC2Dを例に、OSCARマルチグレインFORTRAN並列化Compilerを用いたマルチグレイン並列性利用の有効性を示す。
論文抄録(英)
内容記述タイプ Other
内容記述 Currently, peak performances of supercomputers attain TFLOPS order. It seems that the peak performances will continue by increase. However, supercomputers have a problem that enlargement of the world is very difficult because of relatively low cost performance and difficulty of use. In microprocessor, limitations of extraction of instruction level parallelism being used by super scalar and VLIW architecture are getting clear and single chip multiprocessor is received much attention as one of next generation processor architechture. In order to improve effective performance or cost performance, and ease of use, the authors have been proposing a Multigrain Automatic Parallelizing Compilation scheme. The multigrain parallel processing is a method which extract all parallelism from a program, such as coarse grain parallelism among subroutines, loops, and basic blocks, medium grain parallelism among loop iterations, and fine grain parallelism among instructions and statements. This paper shows effectiveness of multigrain parallel processing using OSCAR multigrain FORTRAN parallelization compiler using fluid flow problem solver ARC2D(Perfect Benchmark) as an example.
書誌レコードID
収録物識別子タイプ NCID
収録物識別子 AN10096105
書誌情報 情報処理学会研究報告計算機アーキテクチャ(ARC)

巻 1998, 号 70(1998-ARC-130), p. 13-18, 発行日 1998-08-05
Notice
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
出版者
言語 ja
出版者 情報処理学会
戻る
0
views
See details
Views

Versions

Ver.1 2025-01-22 20:10:33.424705
Show All versions

Share

Mendeley Twitter Facebook Print Addthis

Cite as

エクスポート

OAI-PMH
  • OAI-PMH JPCOAR
  • OAI-PMH DublinCore
  • OAI-PMH DDI
Other Formats
  • JSON
  • BIBTEX

Confirm


Powered by WEKO3


Powered by WEKO3