メモリスタクロスバーへのニューラルネットワーク書き込みにおけるwrite-verify回数削減手法の検討

• Item type: Symposium(1)
• 公開日: 2024-08-21
• タイトル: メモリスタクロスバーへのニューラルネットワーク書き込みにおけるwrite-verify回数削減手法の検討
• タイトル / 言語: en
• タイトル: An Experimental Study on Reducing Write-Verify Cycles in Neural Network Programming to Memristor Crossbars
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 機械学習
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_5794
• 資源タイプ: conference paper
• 著者所属: 京都大学
• 著者所属: NanoBridge Semiconductor, Inc.
• 著者所属: NanoBridge Semiconductor, Inc.
• 著者所属: NanoBridge Semiconductor, Inc.
• 著者所属: 立命館大学
• 著者所属: 京都大学
• 著者所属(英): en
• 著者所属(英): Kyoto University
• 著者所属(英): en
• 著者所属(英): NanoBridge Semiconductor, Inc.
• 著者所属(英): en
• 著者所属(英): NanoBridge Semiconductor, Inc.
• 著者所属(英): en
• 著者所属(英): NanoBridge Semiconductor, Inc.
• 著者所属(英): en
• 著者所属(英): Ritsumeikan University
• 著者所属(英): en
• 著者所属(英): Kyoto University
• 著者名: 河野, 智奈武; 宮村, 信; 白, 旭; 阪本, 利司; 越智, 裕之; 橋本, 昌宜
• 著者名(英): Chinamu, Kawano; Makoto, Miyamura; Xu, Bai; Toshitsugu, Sakamoto; Hiroyuki, Ochi; Masanori, Hashimoto
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: メモリスタクロスバーは，メモリアクセス不要で高エネルギー効率なニューラルネットワークのハードウェアアクセラレータとして注目されている．メモリスタクロスバーへの正確な書き込みには長時間を要するため，大規模なネットワークの全ての重みを正確に書き込むのは現実的ではなく，一部の重みのみ正確に書き込むことで推論精度を低下させず書き込み時間を短縮する方法が提案されている．正確に書き込む重みの数を減らすことは，メモリスタクロスバーへの書き込み時間短縮に直結する．本論文では，正確な書き込み数と推論精度のトレードオフを既存手法よりも改善できるか，同じ推論精度を少ない書き込み数で実現する解が存在するかを検証した．2 種類の小規模ネットワークを対象とした実験により，書き込み誤差が大きい場合，既存手法で見つかる解より良い解が存在することを示した．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Memristor crossbars are gaining attention as energy-efficient hardware accelerators for neural networks due to the unnecessity of memory access. Accurate writing to memristor crossbars requires a significant amount of time, making it impractical to write all the weights of a large-scale network precisely. Therefore, methods have been proposed to reduce the writing time by accurately writing only a portion of the weights without compromising inference accuracy. Reducing the number of weights written accurately directly leads to a reduction in writing time to the memristor crossbar. This paper investigates whether the trade-off between the number of accurate writes and inference accuracy can be improved compared to existing methods and whether achieving the same inference accuracy with fewer accurate writes is possible. Experimental results with two small neural networks show that a better solution than the one found by existing methods exists in cases where the write error is large.
• 書誌情報: DAシンポジウム2024論文集; 巻 2024, p. 229-235, 発行日 2024-08-21
• 出版者 / 言語: ja
• 出版者: 情報処理学会