180nmプロセス試作チップに基づくトランジスタのばらつきを利用したハードウェアESNの検討

• Item type: Symposium(1)
• 公開日: 2024-08-21
• タイトル: 180nmプロセス試作チップに基づくトランジスタのばらつきを利用したハードウェアESNの検討
• タイトル / 言語: en
• タイトル: Hardware Reservoir Using Transistor Variation Based on 180nm Node Prototype Chip
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: ポスター
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_5794
• 資源タイプ: conference paper
• 著者所属: 京都大学大学院情報学研究科通信情報システム専攻
• 著者所属: 京都大学大学院情報学研究科通信情報システム専攻
• 著者所属: 京都大学大学院情報学研究科通信情報システム専攻
• 著者所属: 京都大学大学院情報学研究科通信情報システム専攻
• 著者名: 宇都宮, 優巳; 村田, 寛也; 粟野, 皓光; 佐藤, 高史
• 著者名(英): Masami, Utsunomiya; Hiroya, Murata; Hiromitsu, Awano; Takashi, Sato
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: リザバーコンピューティングの一種である Echo State Network (ESN) は，そのシンプルな構造と高速な動作からエッジコンピューティングへの応用が期待されている．ハードウェアで実装された ESN の一つとして，MOSESN がある．MOSESN では，製造時にばらつきが生じる MOSFET のオンコンダクタンスを重みとして利用する．本研究では，180nm プロセスで試作したチップを用いて，クロスバアレイ回路における MOSFET の特性ばらつきを測定し，その結果を基に MOSESN の推論性能をシミュレーションにより評価した．実測した特性のばらつきに基づく重みで構成された MOSESN では，重み行列のスペクトル半径を最適化することで，分類タスクにおいてソフトウェア ESN と同程度の推論精度が得られた．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: The Echo State Network (ESN), a type of reservoir computing, is expected to be applied to edge computing due to its simple structure and fast operation. MOSESN is one of hardware-implemented ESNs. MOSESN utilizes the on-conductance variations of MOSFETs, which occur during manufacturing, as weights. In this study, we used 180nm node prototype chip to measure the characteristic variations of MOSFETs in a crossbar array circuit and evaluated the inference performance of MOSESN through simulations based on these results. We confirmed that a MOSESN constructed with weights based on the measured characteristic variations could achieve inference accuracy for classification tasks comparable to that of a software ESN by optimizing the spectral radius of the weight matrix.
• 書誌情報: DAシンポジウム2024論文集; 巻 2024, p. 184-189, 発行日 2024-08-21
• 出版者 / 言語: ja
• 出版者: 情報処理学会