@techreport{oai:ipsj.ixsq.nii.ac.jp:00237628,
 author = {飯塚, 健介 and 天野, 英晴 and Kensuke, Iizuka and Hideharu, Amano},
 issue = {34},
 month = {Aug},
 note = {FPGA クラスタは，Multi-access Edge Computing（MEC）サーバとして省電力でタイミング制約の厳しいアプリケーションを実行することが期待されている．複数の FPGA を直接接続し，性能を向上させることができる一方で，FPGA 間のインターコネクトの消費電力がシステム全体の大部分を占めていることが先行研究から明らかになった．本稿では，最適化アルゴリズムを利用したアプリケーションの複数 FPGA への自動割り当てや電力推定モデルなどの先行研究の成果から，消費電力を削減しながら FPGA クラスタの設計を支援するフレームワークを提案する．省電力性が求められる環境下でも不要なインターコネクトを削減することで，消費電力を抑え複数の FPGA ボードを用いたアプリケーションの設計を可能にし，従来の FPGA 開発のフローよりも煩雑な複数の FPGA を用いたアプリケーションの設計の自動化を支援する．提案フレームワークにより，複数ボード上のアプリケーション実行時のシステム全体の消費電力を最大 52% 削減できた．, FPGA clusters are expected to execute the time-critical applications as Multi-access Edge Computing (MEC) servers. We can improve the performance by directly connecting multiple FPGAs. However, the power consumption of the interconnect between FPGAs accounts for most of the that of the system. We propose a novel framework that supports the design of FPGA clusters while reducing power consumption by utilizing the methods and algorithms of previous studies, such as allocating the applications to multiple FPGAs and the power estimation model. The proposed framework can reduce the power consumption of unnecessary interconnects when designing the application on multiple FPGAs under the power limit. It can also support to design the applications on multiple FPGAs, which is more complicated than the conventional FPGA design flow. The proposed framework can reduce the power consumption of the entire system by up to 52% with executing the applications on multiple boards.},
 title = {FPGAクラスタの消費電力削減のためのフレームワークの提案},
 year = {2024}
}