@techreport{oai:ipsj.ixsq.nii.ac.jp:00237608,
 author = {徳田, 晴太 and 細川, 利典 and 吉村, 正義 and 新井, 雅之 and Haruta, Tokuta and Toshinori, Hosokawa and Masayoshi, Yoshimura and Masanori, Arai},
 issue = {14},
 month = {Aug},
 note = {近年，VLSI のテストコスト増大に伴い，テストパターン数の削減が重要になっている．テストパターン数を削減するためのレジスタ転送レベルでのテスト容易化設計手法が提案されている．その手法はデータパスの中のハードウェア要素を並列にテストすることを目的として，コントローラの状態遷移時にデータパスに供給される制御信号中のドントケア値に，論理値を割当てる．従来手法は，できる限り少数の状態遷移を用いて，できる限り多数のハードウェア要素をテストすることでテストパターン数の削減を図っている．本論文では，多数のテストパターンを必要とするハードウェア要素である演算器に着目し，できる限り多数の状態遷移で演算器を並列テストするようなドントケア割当て手法を提案し，さらにデータパスの推定テストパターン数を最小化するために，各状態遷移で生成するテストパターン数を決定するテストスケジューリング手法を提案する．, In recent years, with the increasing test cost of VLSIs, it has become important to reduce the number of test patterns. Design-for-testability methods at register transfer level have been proposed to reduce the number of test patterns. The methods aim to concurrently test hardware elements in a data-path by assigning logical values to don't-care values (Xs) in control signals supplied to the data-path when a controller transitions between states. The conventional method aims to reduce the number of test patterns by testing as many hardware elements as possible using as few state transitions as possible. In this paper, we focus on operational units, which are hardware elements that require a large number of test patterns, and propose a X-filling method that concurrently tests operational units with as many state transitions as possible. We also propose a test scheduling method that determines the number of test patterns to be generated at each state transition in order to minimize the estimated number of test patterns for data-paths from controllers with X-filling.},
 title = {楽観/悲観構造的記号シミュレーションを用いたテスト並列化のためのドントケア割当て及びテストスケジューリング法},
 year = {2024}
}