@techreport{oai:ipsj.ixsq.nii.ac.jp:00237607,
 author = {柳田, 匠 and 大津, 金光 and 横田, 隆史 and Takumi, Yanagida and Kanemitsu, Ootsu and Takashi, Yokota},
 issue = {13},
 month = {Aug},
 note = {マルチコアプロセッサを用いて既存のアプリケーションプログラムを高速化するためには並列化作業が必要であるが，その作業には多大な労力を要する．この問題に対して，我々は LLVM コンパイラ基盤の中間表現（LLVM IR）を介してバイナリコードの並列化を行うバイナリレベル自動並列化システムを開発している．本システムでは LLVM IR レベルでの並列コードの生成が必要となる．そこで我々は，指示文に基づいて並列 IR コードを生成する並列コード生成機能を開発している．しかし，本システムによって達成される性能はまだ明らかになっていない．本稿では，本システムの並列コード生成機能によって生成されるコードの実行性能を明らかにするために，PolyBench/C を用いた評価を行う．評価の結果，並列コード生成機能による IR レベルの並列化プログラムはソースコードレベルの並列化プログラムより高い速度向上率を達成し，本機能がバイナリレベル自動並列化システムの並列化機能として十分な性能を有していることを確認した．, Parallelization work is necessary to accelerate existing application programs using multi-core processors, but this work requires a great deal of effort. To solve this problem, we have developed a binary-level automatic parallelization system that parallelizes binary code via an intermediate representation (LLVM IR) of the LLVM compiler infrastructure. This system requires the generation of parallel code at the LLVM IR level. Therefore, we are developing a parallel code generation function that generates parallel IR code based on directives. However, the performance achieved by this system is not yet clear. In this paper, we evaluate the system using PolyBench/C in order to clarify the execution performance of the code generated by the parallel code generation function of this system. As a result of the evaluation, we confirmed that the IR-level parallelization program generated by the parallel code generation function achieved a higher speed-up rate than the source code-level parallelization program, and that this function has sufficient performance as a parallelization function of the binary-level automatic parallelization system.},
 title = {LLVM IRレベルでの指示文ベースの並列化コードに対する性能評価},
 year = {2024}
}