ログイン 新規登録
言語:

WEKO3

  • トップ
  • ランキング
To
lat lon distance
To

Field does not validate



インデックスリンク

インデックスツリー

メールアドレスを入力してください。

WEKO

One fine body…

WEKO

One fine body…

アイテム

  1. 研究報告
  2. システム・アーキテクチャ(ARC)
  3. 2024
  4. 2024-ARC-258

LLVM IRレベルでの指示文ベースの並列化コードに対する性能評価

https://ipsj.ixsq.nii.ac.jp/records/237607
https://ipsj.ixsq.nii.ac.jp/records/237607
24b0698f-1a4d-4f78-a96b-ccb432c7151b
名前 / ファイル ライセンス アクション
IPSJ-ARC24258013.pdf IPSJ-ARC24258013.pdf (930.6 kB)
Copyright (c) 2024 by the Institute of Electronics, Information and Communication Engineers This SIG report is only available to those in membership of the SIG.
ARC:会員:¥0, DLIB:会員:¥0
Item type SIG Technical Reports(1)
公開日 2024-08-01
タイトル
タイトル LLVM IRレベルでの指示文ベースの並列化コードに対する性能評価
タイトル
言語 en
タイトル Performance evaluation for directive-based parallelization code at the LLVM IR level
言語
言語 jpn
キーワード
主題Scheme Other
主題 コンパイラ・最適化
資源タイプ
資源タイプ識別子 http://purl.org/coar/resource_type/c_18gh
資源タイプ technical report
著者所属
宇都宮大学
著者所属
宇都宮大学
著者所属
宇都宮大学
著者所属(英)
en
Utsunomiya University
著者所属(英)
en
Utsunomiya University
著者所属(英)
en
Utsunomiya University
著者名 柳田, 匠

× 柳田, 匠

柳田, 匠

Search repository
大津, 金光

× 大津, 金光

大津, 金光

Search repository
横田, 隆史

× 横田, 隆史

横田, 隆史

Search repository
著者名(英) Takumi, Yanagida

× Takumi, Yanagida

en Takumi, Yanagida

Search repository
Kanemitsu, Ootsu

× Kanemitsu, Ootsu

en Kanemitsu, Ootsu

Search repository
Takashi, Yokota

× Takashi, Yokota

en Takashi, Yokota

Search repository
論文抄録
内容記述タイプ Other
内容記述 マルチコアプロセッサを用いて既存のアプリケーションプログラムを高速化するためには並列化作業が必要であるが,その作業には多大な労力を要する.この問題に対して,我々は LLVM コンパイラ基盤の中間表現(LLVM IR)を介してバイナリコードの並列化を行うバイナリレベル自動並列化システムを開発している.本システムでは LLVM IR レベルでの並列コードの生成が必要となる.そこで我々は,指示文に基づいて並列 IR コードを生成する並列コード生成機能を開発している.しかし,本システムによって達成される性能はまだ明らかになっていない.本稿では,本システムの並列コード生成機能によって生成されるコードの実行性能を明らかにするために,PolyBench/C を用いた評価を行う.評価の結果,並列コード生成機能による IR レベルの並列化プログラムはソースコードレベルの並列化プログラムより高い速度向上率を達成し,本機能がバイナリレベル自動並列化システムの並列化機能として十分な性能を有していることを確認した.
論文抄録(英)
内容記述タイプ Other
内容記述 Parallelization work is necessary to accelerate existing application programs using multi-core processors, but this work requires a great deal of effort. To solve this problem, we have developed a binary-level automatic parallelization system that parallelizes binary code via an intermediate representation (LLVM IR) of the LLVM compiler infrastructure. This system requires the generation of parallel code at the LLVM IR level. Therefore, we are developing a parallel code generation function that generates parallel IR code based on directives. However, the performance achieved by this system is not yet clear. In this paper, we evaluate the system using PolyBench/C in order to clarify the execution performance of the code generated by the parallel code generation function of this system. As a result of the evaluation, we confirmed that the IR-level parallelization program generated by the parallel code generation function achieved a higher speed-up rate than the source code-level parallelization program, and that this function has sufficient performance as a parallelization function of the binary-level automatic parallelization system.
書誌レコードID
収録物識別子タイプ NCID
収録物識別子 AN10096105
書誌情報 研究報告システム・アーキテクチャ(ARC)

巻 2024-ARC-258, 号 13, p. 1-6, 発行日 2024-08-01
ISSN
収録物識別子タイプ ISSN
収録物識別子 2188-8574
Notice
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
出版者
言語 ja
出版者 情報処理学会
戻る
0
views
See details
Views

Versions

Ver.1 2025-01-19 08:49:40.214050
Show All versions

Share

Mendeley Twitter Facebook Print Addthis

Cite as

エクスポート

OAI-PMH
  • OAI-PMH JPCOAR
  • OAI-PMH DublinCore
  • OAI-PMH DDI
Other Formats
  • JSON
  • BIBTEX

Confirm


Powered by WEKO3


Powered by WEKO3