リアルタイム処理用マルチスレッディングプロセッサの優先度に基づくキャッシュサブシステム

• Item type: SIG Technical Reports(1)
• 公開日: 2001-05-11
• タイトル: リアルタイム処理用マルチスレッディングプロセッサの優先度に基づくキャッシュサブシステム
• タイトル / 言語: en
• タイトル: A Priority Based Cache Subsystem for Real - Time Multithreading Processors
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 慶應義塾大学大学院理工学研究科開放環境科学専攻
• 著者所属: 慶應義塾大学大学院理工学研究科開放環境科学専攻
• 著者所属: 慶應義塾大学大学院理工学研究科開放環境科学専攻
• 著者所属: 慶應義塾大学大学院理工学研究科開放環境科学専攻
• 著者所属: 慶應義塾大学大学院理工学研究科開放環境科学専攻
• 著者所属(英): en
• 著者所属(英): School of Science for Open and Environmental Systems, Graduate School of Science and Technology, Keio University
• 著者所属(英): en
• 著者所属(英): School of Science for Open and Environmental Systems, Graduate School of Science and Technology, Keio University
• 著者所属(英): en
• 著者所属(英): School of Science for Open and Environmental Systems, Graduate School of Science and Technology, Keio University
• 著者所属(英): en
• 著者所属(英): School of Science for Open and Environmental Systems, Graduate School of Science and Technology, Keio University
• 著者所属(英): en
• 著者所属(英): School of Science for Open and Environmental Systems, Graduate School of Science and Technology, Keio University
• 著者名: 佐藤純一; 内山, 真郷; 伊藤, 務; 山崎, 信行; 安西, 祐一郎
• 著者名(英): Jun-Ichi, Sato; Masato, Uchiyama; Tsutomu, Ito; Nobuyuki, Yamasaki; Yuichirou, Anzai
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: マルチスレッディングプロセッサはスレッド間でキャッシュを共有するため、キャッシュのミス率が高くなる。キャッシュミスによる下位メモリへのアクセスには大きな遅延が必要となるため、リアルタイム処理用のプロセッサではデッドラインミスを防ぐために優先度の高いスレッドのキャッシュヒット率を高くする必要がある。そこでスレッドの優先度を用いて入れ替えるキャッシュブロックを選択することで優先度の高いスレッドのキャッシュミスを減少させ、またキャッシュミス時には下位メモリへのアクセスを優先度の高いスレッドが先に行うようにする。このようにして優先度の高いスレッドのキャッシュアクセス時間を減少させることで、リアルタイム処理を支援するキャッシュサブシステムを構築することができる。
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Multithreading processors tend to make cache miss rate higher than single thread processors because of sharing cache memory among multiple threads. But processors to support real-time operations should hold the rate of cache hit of high prior threads higher than other threads, because their cache miss needs a long access latency to lower memory and it may cause dead-line miss. In order to realize a real-time mechanism, this paper proposes a new method to replace cache blocks with lower memory blocks based on priority. And if a cache miss happens, a high prior thread has access to lower memory, so that a latency of high prior thread to lower memory will reduce. These methods will be useful to keep dead-line because a cache access time of such a thread will reduce.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10096105
• 書誌情報: 情報処理学会研究報告計算機アーキテクチャ（ARC）; 巻 2001, 号 39(2001-ARC-143), p. 37-42, 発行日 2001-05-11
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会