ログイン 新規登録
言語:

WEKO3

  • トップ
  • ランキング
To
lat lon distance
To

Field does not validate



インデックスリンク

インデックスツリー

メールアドレスを入力してください。

WEKO

One fine body…

WEKO

One fine body…

アイテム

  1. 研究報告
  2. システム・アーキテクチャ(ARC)
  3. 2001
  4. 116(2001-ARC-145)

PLIを用いたネットワークインタフェースコントローラとホストプログラムの協調シミュレーション

https://ipsj.ixsq.nii.ac.jp/records/23569
https://ipsj.ixsq.nii.ac.jp/records/23569
4274e89d-8b26-4b3a-94c6-ff698cbf09fb
名前 / ファイル ライセンス アクション
IPSJ-ARC01145012.pdf IPSJ-ARC01145012.pdf (655.6 kB)
Copyright (c) 2001 by the Information Processing Society of Japan
オープンアクセス
Item type SIG Technical Reports(1)
公開日 2001-11-28
タイトル
タイトル PLIを用いたネットワークインタフェースコントローラとホストプログラムの協調シミュレーション
タイトル
言語 en
タイトル Co - simulation with host program and Verilog HDL by PLI
言語
言語 jpn
資源タイプ
資源タイプ識別子 http://purl.org/coar/resource_type/c_18gh
資源タイプ technical report
著者所属
新情報処理開発機構
著者所属
慶應義塾大学
著者所属
NEC情報システムズ
著者所属
新情報処理開発機構
著者所属
新情報処理開発機構
著者所属
慶應義塾大学
著者所属(英)
en
Real World Computing Partnership
著者所属(英)
en
Keio University
著者所属(英)
en
NEC Informatec Systems
著者所属(英)
en
Real World Computing Partnership
著者所属(英)
en
Real World Computing Partnership
著者所属(英)
en
Keio University
著者名 山本, 淳二 渡邊, 幸之介 宮脇, 達朗 西, 宏章 工藤, 知宏 天野, 英晴

× 山本, 淳二 渡邊, 幸之介 宮脇, 達朗 西, 宏章 工藤, 知宏 天野, 英晴

山本, 淳二
渡邊, 幸之介
宮脇, 達朗
西, 宏章
工藤, 知宏
天野, 英晴

Search repository
著者名(英) Junji, Yamamoto Kounosuke, Watanabe Tatsuaki, Miyawaki Hiroaki, Nishi Tomohiro, Kudoh Hideharu, Amano

× Junji, Yamamoto Kounosuke, Watanabe Tatsuaki, Miyawaki Hiroaki, Nishi Tomohiro, Kudoh Hideharu, Amano

en Junji, Yamamoto
Kounosuke, Watanabe
Tatsuaki, Miyawaki
Hiroaki, Nishi
Tomohiro, Kudoh
Hideharu, Amano

Search repository
論文抄録
内容記述タイプ Other
内容記述 Verilog HDLで記述されたASICの論理と、このASICを利用するC++で記述されたホストプログラムの協調シミュレーション環境について報告する。VerilogのPLI機能を使用して新しいシステムタスクを作成し、VerilogコードからUNIXの通信機能を使用できるようにした。また、いくつかのライブラリやC++によるクラスを用意し、ホストプログラムがシミュレーション時にVerilogコードと通信をすることを可能にした。これらを用いて、実機動作時と基本的に同じホストプログラムのコードを使用できるシミュレーション環境を構築した。また、Martiniと呼ぶネットワークインタフェースコントローラASICをこのシミュレーション環境を用いて実際に開発した。
論文抄録(英)
内容記述タイプ Other
内容記述 In this report, cooperative simulation environment of ASIC logic written in Verilog HDL, and host processors program written in C++ language is introduced. In this environment, process which executes Verilog simulation and another process which executes a host program communicate with each other using a pipe provided by UNIX operating system. For the Verilog process, the PLI function of Verilog HDL is used to realize such communication. For the host program, C++ libraries and operation overloading is used for communication so as to use the same host program code as the real machine. Using such simulation environment, a network interface controller ASIC called Martini is developed.
書誌レコードID
収録物識別子タイプ NCID
収録物識別子 AN10096105
書誌情報 情報処理学会研究報告計算機アーキテクチャ(ARC)

巻 2001, 号 116(2001-ARC-145), p. 73-78, 発行日 2001-11-28
Notice
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
出版者
言語 ja
出版者 情報処理学会
戻る
0
views
See details
Views

Versions

Ver.1 2025-01-22 20:19:39.486781
Show All versions

Share

Mendeley Twitter Facebook Print Addthis

Cite as

エクスポート

OAI-PMH
  • OAI-PMH JPCOAR
  • OAI-PMH DublinCore
  • OAI-PMH DDI
Other Formats
  • JSON
  • BIBTEX

Confirm


Powered by WEKO3


Powered by WEKO3