WEKO3
アイテム
SCIMAにおけるメモリアクセス機構の設計と評価
https://ipsj.ixsq.nii.ac.jp/records/23520
https://ipsj.ixsq.nii.ac.jp/records/23520652418fe-6efa-440c-b312-d8d59f01feaa
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 2002 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 2002-03-07 | |||||||
タイトル | ||||||||
タイトル | SCIMAにおけるメモリアクセス機構の設計と評価 | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | A Design and Evaluation of Memory Access Structure for SCIMA | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
東京大学先端科学技術研究センター | ||||||||
著者所属 | ||||||||
東京大学先端科学技術研究センター | ||||||||
著者所属 | ||||||||
東京大学先端科学技術研究センター | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Research Center for Advanced Science and Technology, The University of Tokyo | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Research Center for Advanced Science and Technology, The University of Tokyo | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Research Center for Advanced Science and Technology, The University of Tokyo | ||||||||
著者名 |
大根田, 拓
近藤, 正章
中村, 宏
× 大根田, 拓 近藤, 正章 中村, 宏
|
|||||||
著者名(英) |
Taku, Ohneda
Masaaki, Kondo
Hiroshi, Nakamura
× Taku, Ohneda Masaaki, Kondo Hiroshi, Nakamura
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | プロセッサとメモリの性能格差の問題への対処を目的として 主にハイパフォーマンスコンピューティング分野をターゲットとしたプロセッサアーキテクチャSCIMAを提案している. SCIMAではチップ上のメモリとして従来のキャッシュに加えオンチップメモリを搭載し オンチップメモリへのデータ転送命令として新たにpage-load/page-store命令を備える. 本稿では,SCIMAのメモリアクセス機構の評価を行なった.従来のプロセッサにおけるメモリアクセス機構とSCIMAへの拡張を施した機構をともに設計し SCIMAへの拡張が面積・遅延へ与える影響を調べた. | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | The performance gap between processor and main memory is serious problem especially in high performance computing. In order to overcome this problem, we have proposed a new processor architecture called SCIMA, which integrates software-controllable addressable memory into processor chip as a part of main memory in addition to ordinary cache. We designed a memory access unit of SCIMA which is a extension of ordinary microprocessors. In this paper, we present its mechanism and evaluate its impact on area and clock frequency. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AN10096105 | |||||||
書誌情報 |
情報処理学会研究報告計算機アーキテクチャ(ARC) 巻 2002, 号 22(2001-ARC-147), p. 79-84, 発行日 2002-03-07 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |