ログイン 新規登録
言語:

WEKO3

  • トップ
  • ランキング
To
lat lon distance
To

Field does not validate



インデックスリンク

インデックスツリー

メールアドレスを入力してください。

WEKO

One fine body…

WEKO

One fine body…

アイテム

  1. 研究報告
  2. システム・アーキテクチャ(ARC)
  3. 2002
  4. 81(2002-ARC-149)

共有変数の同期を考慮したキャッシュ構成とその予備実験

https://ipsj.ixsq.nii.ac.jp/records/23493
https://ipsj.ixsq.nii.ac.jp/records/23493
c40c7e6c-fe4d-468f-ba98-c34a17701dff
名前 / ファイル ライセンス アクション
IPSJ-ARC02149023.pdf IPSJ-ARC02149023.pdf (193.8 kB)
Copyright (c) 2002 by the Information Processing Society of Japan
オープンアクセス
Item type SIG Technical Reports(1)
公開日 2002-08-22
タイトル
タイトル 共有変数の同期を考慮したキャッシュ構成とその予備実験
タイトル
言語 en
タイトル Organization and Preliminary Experiment for Cache Considering Synchronization of Shared Variable
言語
言語 jpn
資源タイプ
資源タイプ識別子 http://purl.org/coar/resource_type/c_18gh
資源タイプ technical report
著者所属
九州工業大学工学部電気工学科
著者所属
九州工業大学工学部電気工学科
著者所属(英)
en
Depertment of Electronic Engineering, Faculty of Engineering, Kyushu Institute of Technology
著者所属(英)
en
Depertment of Electronic Engineering, Faculty of Engineering, Kyushu Institute of Technology
著者名 山脇, 彰 岩根, 雅彦

× 山脇, 彰 岩根, 雅彦

山脇, 彰
岩根, 雅彦

Search repository
著者名(英) Akira, Yamawaki Masahiko, Iwane

× Akira, Yamawaki Masahiko, Iwane

en Akira, Yamawaki
Masahiko, Iwane

Search repository
論文抄録
内容記述タイプ Other
内容記述 共有メモリ型マルチプロセッサにおけるマルチスレッド実行環境では,複数のスレッドが共有変数を介して通信と同期を行う.TSVMは共有変数へのアクセスと同時に同期を行う論理的な構造化メモリである.物理TSVMはマルチプロセッサオンチップ(MOC)において,TSVMキャッシュ(TC)と通常のメモリによって実現される.CPUコアのL1キャッシュは,データキャッシュをTCと一般変数キャッシュ(GVC)に分離したキャッシュアーキテクチャである.基礎実験として,スタンドアロンのTSVMを搭載した実機での実測結果からTCによって性能向上が見込まれた.
論文抄録(英)
内容記述タイプ Other
内容記述 In a multithreaded environment, an inter-thread communication and a synchronization are performed through a shared variable in a shared memory. TSVM is a structured memory with synchronization that performs an inter-thread comminucation and a synchronization simultaneously. In Multiprocessor-On-a-Chip(MOC), the physical TSVM consists of TSVM Cache(TC) and a conventional memory. CPU core has L1 cache including TC, General Variable Cache(GVC), and instruction cache. This cache architecture is the one that devides a conventional data cache into TC and GVC. As preliminary experiment, we estimate performance of TC using the measurement data on MTA/TSVM with the stand-alone TSVM. The estimation shows that TC achieves a good performance.
書誌レコードID
収録物識別子タイプ NCID
収録物識別子 AN10096105
書誌情報 情報処理学会研究報告計算機アーキテクチャ(ARC)

巻 2002, 号 81(2002-ARC-149), p. 133-138, 発行日 2002-08-22
Notice
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
出版者
言語 ja
出版者 情報処理学会
戻る
0
views
See details
Views

Versions

Ver.1 2025-01-22 20:22:25.058007
Show All versions

Share

Mendeley Twitter Facebook Print Addthis

Cite as

エクスポート

OAI-PMH
  • OAI-PMH JPCOAR
  • OAI-PMH DublinCore
  • OAI-PMH DDI
Other Formats
  • JSON
  • BIBTEX

Confirm


Powered by WEKO3


Powered by WEKO3