@techreport{oai:ipsj.ixsq.nii.ac.jp:00234575,
 author = {前川, 隼輝 and 宮川, 晃輔 and 森, 隆志 and 藤江, 健吾 and 小泉, 透 and 塩谷, 亮太 and 五島, 正裕 and 中島, 康彦 and 津邑, 公暁},
 issue = {31},
 month = {Jun},
 note = {計算再利用とは，命令列の実行結果を記憶することで，同じ状況での再実行時に処理を省略する手法である．この計算再利用をハードウェアで自動的に適用する自動メモ化機構を搭載した，自動メモ化プロセッサが提案されている．本研究では，アウトオブオーダプロセッサ向け自動メモ化機構の構成について，ハードウェアコストの抑制を目指し，ハードウェア構成およびマイクロアーキテクチャのレベルで設計する．加えて，アウトオブオーダプロセッサのサイクル精度シミュレータを開発し，提案する自動メモ化機構を実装する．ベンチマークを用いた評価の結果，計算再利用による実行命令数の減少を確認できた．しかし，増加するレイテンシに対処するための機構を実装しなかったため，実行サイクル数は増加した．シミュレーション結果からは，計算再利用がアウトオブオーダに行われたことを確認できた．},
 title = {自動メモ化機構を備えたアウトオブオーダプロセッサの設計とそのサイクル精度シミュレータ開発},
 year = {2024}
}