Item type |
SIG Technical Reports(1) |
公開日 |
2024-06-03 |
タイトル |
|
|
タイトル |
ニューラルネットワーク計算のためのメモリ中心型可変並列性CGRAの検討 |
タイトル |
|
|
言語 |
en |
|
タイトル |
Memory-centric CGRA with variable parallelism for neural networks |
言語 |
|
|
言語 |
jpn |
キーワード |
|
|
主題Scheme |
Other |
|
主題 |
メモリ管理・活用 |
資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_18gh |
|
資源タイプ |
technical report |
著者所属 |
|
|
|
北海道大学大学院情報科学院 |
著者所属 |
|
|
|
北海道大学大学院情報科学研究院 |
著者所属(英) |
|
|
|
en |
|
|
Graduate School of Information Science and Technology, Hokkaido University |
著者所属(英) |
|
|
|
en |
|
|
Faculty of Information Science and Technology, Hokkaido University |
著者名 |
堀, 篤史
新井, 文也
浅井, 哲也
安藤, 洸太
|
著者名(英) |
Atsushi, Hori
Fumiya, Arai
Tetsuya, Asai
Kota, Ando
|
論文抄録 |
|
|
内容記述タイプ |
Other |
|
内容記述 |
近年ニューラルネットワークモデルは大規模化,多様化しており様々なモデルを高速に処理できる専用演算器が求められている.本研究では複数のモデルに対して最適な並列性,計算順序を選択可能な可変並列性アーキテクチャを検討する.本研究の基本的なアーキテクチャは積和演算ユニット PE とそれに付属するメモリを並べたものであり,メモリや PE の接続及びデータフローを変化させることで可変並列性を実現する CGRA アーキテクチャである.全結合層において選択可能な 5 通りの計算手順とそれに対応する接続を示した.各計算手順での演算にかかるサイクル数とデータレートを評価し,これにより要求に応じて計算手順を選択する方法を示した.さらに,必要となるメモリの物理的なサイズについて概算した. |
書誌レコードID |
|
|
収録物識別子タイプ |
NCID |
|
収録物識別子 |
AN10096105 |
書誌情報 |
研究報告システム・アーキテクチャ(ARC)
巻 2024-ARC-257,
号 29,
p. 1-6,
発行日 2024-06-03
|
ISSN |
|
|
収録物識別子タイプ |
ISSN |
|
収録物識別子 |
2188-8574 |
Notice |
|
|
|
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. |
出版者 |
|
|
言語 |
ja |
|
出版者 |
情報処理学会 |