3D-SRAMを利用したFPGAの検討とシミュレーション

• Item type: SIG Technical Reports(1)
• 公開日: 2024-06-03
• タイトル: 3D-SRAMを利用したFPGAの検討とシミュレーション
• タイトル / 言語: en
• タイトル: Exploration and Simulation of FPGA Utilizing 3D-SRAM
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: メモリ管理・活用
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 東京工業大学工学院情報通信系情報通信コース
• 著者所属: 東北大学
• 著者所属(英): en
• 著者所属(英): Graduate Major in Information and Communications Engineering, Tokyo Institute of Technology
• 著者所属(英): en
• 著者所属(英): Tohoku University
• 著者名: 高橋, 遼; 中原, 啓貴
• 著者名(英): Ryo, Takahashi; Hiroki, Nakahara
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 微細化，クロック高速化，多コア化といった手法による集積回路の性能向上が限界に近付いていると指摘されている．しかし AI の台頭に代表されるようにこれからも計算需要が増加すると見込まれており，集積回路の更なる性能向上が求められている．集積回路の一種である FPGA も，近年は AI のアクセラレータ等で利活用が広がっており，同様に性能向上が求められている．本研究では，近年実用化が進む 3D-SRAM による LUT を搭載した FPGA のシミュレーションを行い，性能向上の効果を検証した．FPGA は LUT を用いて論理表現を行っており，LUT 入力数を増やすと遅延は減少するが面積は増加する．3D-SRAM を用い，LUT 入力数を増やしても面積増加を抑えられる LUT を FPGA に搭載し，それに大きな入力数を持たせることで，高性能な FPGA を実現できると考えた．しかし 3D-SRAM は従来の SRAM に比べて比較的レイテンシが大きい．3D-SRAM を導入し LUT 入力数を増加させることで速度向上を目指しても，3D-SRAM 導入による速度低下効果が強く，結果として FPGA の性能向上が達成できない可能性がある．シミュレータを作成し，LUT 入力数と回路全体のレイテンシの関係を調査した結果，3D-SRAM を利用した FPGA は GPU に比べて高速だが，既存の FPGA に比べて約 1.8 倍低速であることが分かった．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: The performance improvement of integrated circuits (ICs) through techniques such as miniaturization, clock speedup, and multi-core architecture is approaching its limits. However, the demand for computation is expected to increase in the future, as represented by the rise of AI. This necessitates further performance improvements in ICs. Field-programmable gate arrays (FPGAs), a type of IC, have also been widely used in AI accelerators in recent years, and there is also a demand for performance improvement. In this study, we conducted simulations of FPGAs equipped with 3D-SRAM-based LUTs, which have been increasingly practical in recent years, to verify the effects of performance improvement. FPGAs perform logical operations using LUTs, and increasing the number of LUT inputs reduces delay but increases area. By utilizing 3D-SRAM and incorporating LUTs with increased input numbers while controlling area increase, we aimed to realize high-performance FPGAs. However, compared to conventional SRAM, 3D-SRAM tends to have relatively higher latency. Even if 3D-SRAM is introduced to increase the number of LUT inputs to improve speed, the speed degradation effect caused by the introduction of 3D-SRAM is strong, and as a result, the performance improvement of FPGA may not be achieved. We created a simulator and investigated the relationship between the number of LUT inputs and the overall latency of the circuit. The results showed that FPGAs using 3D-SRAM are faster than GPUs, but about 1.8 times slower than existing FPGAs.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10096105
• 書誌情報: 研究報告システム・アーキテクチャ（ARC）; 巻 2024-ARC-257, 号 28, p. 1-6, 発行日 2024-06-03
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 2188-8574
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会