@techreport{oai:ipsj.ixsq.nii.ac.jp:00234566,
 author = {安藤, 拓翔 and 井上, 優良},
 issue = {22},
 month = {Jun},
 note = {本研究では SoC FPGA を用いた DPU によるスタンドアローン型の表情認識システムを実装した．表情認識システムは顔検出ステップと表情認識ステップで構成されている．従来の FPGA による表情認識システムでは，FPGA リソースの制約のため，顔検出は CPU 上で Haar Cascade 検出器が実行されている．ただし，この手法による顔検出は DNN ベースの手法と比較して，横顔や厳しい照明条件の画像に対して精度が低い．一方で，DNN による顔検出は高精度ではあるが，演算性能の低い CPU で実行した場合，膨大な処理時間を要する．そこで，CNN アクセラレータである DPU を用いて，DNN による顔検出と表情認識を FPGA にオフロードすることで処理の高速化を行う．本研究では, 表情認識システムとして，YOLOv2 tiny による顔検出と CNN ベースの表情認識を同一の DPU で実行した．これにより，顔検出は従来の Haar Cascade 検出器と比較して精度が約 1.46 倍向上し，レイテンシは約 9.79 倍短縮することに成功した．また，同一の DPU による実行により，FPGA リソースを効率的に利用でき，回路規模を抑えた表情認識システムを実装することに成功した．},
 title = {FPGAにおけるDPUを用いた表情認識システムの実装},
 year = {2024}
}