WEKO3
アイテム
リザーベーションステーションと物理レジスタ・ファイルを併用するスーパースケーラ・プロセッサ
https://ipsj.ixsq.nii.ac.jp/records/23376
https://ipsj.ixsq.nii.ac.jp/records/23376c4948cd2-ea59-4193-847f-0a06eb445337
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 2003 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 2003-08-05 | |||||||
タイトル | ||||||||
タイトル | リザーベーションステーションと物理レジスタ・ファイルを併用するスーパースケーラ・プロセッサ | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | A Superscalar Processor Using Reservation Station and Physical Register File Together | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
京都大学 | ||||||||
著者所属 | ||||||||
京都大学 | ||||||||
著者所属 | ||||||||
京都大学 | ||||||||
著者所属 | ||||||||
京都大学 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Kyoto University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Kyoto University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Kyoto University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Kyoto University | ||||||||
著者名 |
小西, 将人
五島, 正裕
森, 眞一郎
富田, 眞治
× 小西, 将人 五島, 正裕 森, 眞一郎 富田, 眞治
|
|||||||
著者名(英) |
Masahito, Konishi
Masahiro, Goshima
Shin-Ichiro, Mori
Shinji, Tomita
× Masahito, Konishi Masahiro, Goshima Shin-Ichiro, Mori Shinji, Tomita
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | 近年では,命令が発行されてから実行されるまでのレイテンシ,発行レイテンシの増加と,小容量化に伴う1次キャッシュ・ミス率の悪化のため,投機的スケジューリング・ミスによる性能低下が問題となりつつある.本稿では,最近多くの高性能なプロセッサが採用している物理レジスタ・ファイルを用いたout-of-order実行方式に対して,リザーベーション・ステーションを併用する技術を提案する.この方式では,レジスタ読み出しをバックエンドではなく,フロントエンドで行うことにより,発行レイテンシを半減することができる.シミュレーションの結果,SPEC95ベンチマークでは平均で20.0%の性能向上を確認した. | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | Recently, the increase of issue latency is becoming a problem. Issue latency is cycles from the instruction scheduling to actual execution. The increase of the issue latency increases miss-penalty of instruction scheduling and degrades the performance. When a line buffer is used to reduce load latency, scheduling misses will occurs with high frequency and the issue latency problem will become apparent. This paper introduces yet another design of a superscalar processor using a reservation station and a physical register file together. Since the register file read is performed in the front-end, it can drastically reduce the issue latency. Evaluation result shows it achieves an average speed-up of 20% for the SPEC95 benchmark. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AN10096105 | |||||||
書誌情報 |
情報処理学会研究報告計算機アーキテクチャ(ARC) 巻 2003, 号 84(2003-ARC-154), p. 13-18, 発行日 2003-08-05 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |