WEKO3
アイテム
フロントエンド実行
https://ipsj.ixsq.nii.ac.jp/records/23311
https://ipsj.ixsq.nii.ac.jp/records/23311cd446429-e855-42a8-ae3f-0ba9533732e9
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-ARC04158003.pdf (698.0 kB)
|
Copyright (c) 2004 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2004-05-14 | |||||||
| タイトル | ||||||||
| タイトル | フロントエンド実行 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Frontend Execution | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 大阪工業大学 | ||||||||
| 著者所属 | ||||||||
| 京都大学 | ||||||||
| 著者所属 | ||||||||
| 京都大学 | ||||||||
| 著者所属 | ||||||||
| 京都大学 | ||||||||
| 著者所属 | ||||||||
| 京都大学 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Osaka Institute of Technology | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Kyoto University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Kyoto University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Kyoto University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Kyoto University | ||||||||
| 著者名 |
小西, 将人
× 小西, 将人
|
|||||||
| 著者名(英) |
Masahito, Konishi
× Masahito, Konishi
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 値予測は，データ依存による先行制約を緩和する手法として盛んに研究されてきたが，現状では十分な性能向上が得られているとは言い難い．それに対して本稿では，フロントエンド実行と呼ぶ手法を提案する．スーパスカラ・プロセッサの命令パイプラインの，命令ウィンドウより上流をフロントエンド，命令ウィンドウおよびその下流をバックエンドと呼ぶ．したがって通常のスーパスカラ・プロセッサでは，命令の実行ステージはバックエンドにある．フロントエンド実行とは，バックエンドに加えてフロントエンドにも演算器を配し，実行可能な命令をフロントエンドにおいても実行することである．シミュレーションによる性能評価の結果，フロントエンド実行を実装したプロセッサは16.3%の高速化を達成できることが分かった． | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | Value prediction can relax the restriction on the order of instruction execution exceeding data-flow dependence. But it has not achieved sufficient performance. This paper describes a new scheme called frontend execution, which has a similar effect to value prediction. The instruction pipeline of a superscalar processor can be divided into two parts: the frontend is upper part than the instruction window, and the backend is the instruction window and the lower part of it. Thus conventional superscalar processor has the execution stage in its backend. Frontend execution is to execute ready instructions by function units posed in the frontend as well as the backend. Evaluation result shows a processor with frontend execution is about 16.3 times faster than a normal processor. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AN10096105 | |||||||
| 書誌情報 |
情報処理学会研究報告計算機アーキテクチャ（ARC） 巻 2004, 号 48(2004-ARC-158), p. 13-17, 発行日 2004-05-14 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
