WEKO3
アイテム
C言語からVHDLへの変換における並列処理
https://ipsj.ixsq.nii.ac.jp/records/23293
https://ipsj.ixsq.nii.ac.jp/records/23293f49300c7-800b-4e03-ad42-a3e21531d3bd
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 2004 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 2004-07-30 | |||||||
タイトル | ||||||||
タイトル | C言語からVHDLへの変換における並列処理 | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | Parallel processing in the translation to VHDL from the C language | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
九州工業大学大学院工学研究科電気工学専攻 | ||||||||
著者所属 | ||||||||
九州工業大学工学部電気工学科 | ||||||||
著者所属 | ||||||||
九州工業大学工学部電気工学科 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Doctoral Course in Department of Electrical Engineering, Graduate School of Engineering, Kyushu Institute of Technology | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Department of Electrical Engineering, Faculty of Engineering, Kyushu Institute of Technology | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Department of Electrical Engineering, Faculty of Engineering, Kyushu Institute of Technology | ||||||||
著者名 |
下, 尾浩正
× 下, 尾浩正
|
|||||||
著者名(英) |
Kosei, Shimo
× Kosei, Shimo
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | 再構成可能コンピューティングを利用した新しい並列処理パラダイムを提案する.提案するシステムでは,Cプログラムをスレッドへ静的に並列化し,VHDLへ変換した後,再構成可能コンピューティングシステム上で直接並列実行する.ハードウェア化されたスレッドは,再構成デバイス上で,フラグを用いた高速な同期とレジスタを用いた高速な通信によって協調動作する.並列処理の効果と同期による性能への影響を評価するために,実機上でプログラムを用いて簡単な実験を行った.その結果平均で,1.14倍の性能向上が見られ,再構成デバイス上での低オーバヘッドの同期通信は並列処理に良い効果がみられた. | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | This paper proposes a new parallel processing paradigm using a reconfigurable computing system. In proposed system, a C program is parallelized statically into threads. They are translated to VHDL, and then, they are executed by a reconfigurable computing system directly. The threads cooperate with a high-speed synchronization using flags on the reconfigurable device. To evaluate the effect of a parallel processing and the performance impact of synchronization, we have performed the preliminary experiments using some programs on a real machine. The result shows that extracting parallelisms improves the performance of 1.14 times at average. The low-overhead communication and synchronization on the reconfigurable device can achieve good performance improvement on a parallel processing. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AN10096105 | |||||||
書誌情報 |
情報処理学会研究報告計算機アーキテクチャ(ARC) 巻 2004, 号 80(2004-ARC-159), p. 85-90, 発行日 2004-07-30 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |