WEKO3
アイテム
SMTプロセッサにおける細粒度最適化手法の検討
https://ipsj.ixsq.nii.ac.jp/records/23285
https://ipsj.ixsq.nii.ac.jp/records/23285bc1b569d-c1e0-42a8-a2cf-9207badf6615
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 2004 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 2004-07-30 | |||||||
タイトル | ||||||||
タイトル | SMTプロセッサにおける細粒度最適化手法の検討 | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | Fine Grain Optimization Techniques on SMT Processor | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
東京農工大学大学院工学教育部 | ||||||||
著者所属 | ||||||||
東京農工大学大学院工学教育部 | ||||||||
著者所属 | ||||||||
東京農工大学大学院工学教育部 | ||||||||
著者所属 | ||||||||
東京農工大学大学院工学教育部 | ||||||||
著者所属 | ||||||||
東京農工大学大学院工学教育部 | ||||||||
著者所属 | ||||||||
東京農工大学大学院工学教育部 | ||||||||
著者所属 | ||||||||
東京農工大学大学院工学教育部 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Graduate School Technology, Tokyo University of Agriculture and Technology | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Graduate School Technology, Tokyo University of Agriculture and Technology | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Graduate School Technology, Tokyo University of Agriculture and Technology | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Graduate School Technology, Tokyo University of Agriculture and Technology | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Graduate School Technology, Tokyo University of Agriculture and Technology | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Graduate School Technology, Tokyo University of Agriculture and Technology | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Graduate School Technology, Tokyo University of Agriculture and Technology | ||||||||
著者名 |
笹田, 耕一
佐藤未来子
内倉, 要
加藤義人
大和, 仁典
中條拓伯
並木, 美太郎
× 笹田, 耕一 佐藤未来子 内倉, 要 加藤義人 大和, 仁典 中條拓伯 並木, 美太郎
|
|||||||
著者名(英) |
Koichi, Sasada
Mikiko, Sato
Kaname, Uchikura
Norito, Kato
Masanori, Yamato
Hironori, Nakajo
Mitaro, Namiki
× Koichi, Sasada Mikiko, Sato Kaname, Uchikura Norito, Kato Masanori, Yamato Hironori, Nakajo Mitaro, Namiki
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | Simultaneous MultiThreading(SMT)プロセッサは,複数の命令流が計算機資源(各種演算器やキャッシュメモリ)を共有して並列実行することでプロセッサの利用率を向上させる.しかし,これらを共有するということは計算機資源の競合も発生し,スループット低下の原因にもなりえる.そこで本研究では,細粒度最適化によって競合を可能な限り回避する方式について検討した.方式は,(1) 並列実行する命令流の命令を並び替える方式,(2) ループ再構成時,ループ分割しヘテロな命令流を生成する方式,(3) 利用が集中する演算器について,代替命令列を利用する方式を検討した.シミュレータによる評価の結果,(1)に関しては,メモリアクセスの時間的局所化により,キャッシュメモリの競合を抑え,性能低下を防ぐことができることを確認した.(2)については,ループ分散したものを並列実行することで性能が向上した.(3)については,乗算命令を代替命令列で実現することで,演算器の利用率が向上し,全体のスループットが最大60% 向上した. | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | A Simultaneous MultiThreading(SMT) Processor executes multiple instruction flows in parallel with sharing computing resources such as an execution unit or cache memory. However, such resource sharing may possibly cause significant performance degradation due to resource competition. In this paper, we proposed methods in order to prevent a program from resource competition by fine grain optimization. (1) Reordering an instruction sequence. (2)Applying loop distribution and create hetero flows. (3)Substituting alternate instructions for some busy instructions. As a result of simulations, (1) Performance degradation caused by competition of cache memory is prevented by time localization of memory access. (2) Loop restructuring affects performance of parallel execution. (3) Substituting simple operations for a multiplier achieves total throughput improvement by 60% due to high usage of execution units. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AN10096105 | |||||||
書誌情報 |
情報処理学会研究報告計算機アーキテクチャ(ARC) 巻 2004, 号 80(2004-ARC-159), p. 37-42, 発行日 2004-07-30 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |