WEKO3
アイテム
フロントエンド実行によるプリロードの提案
https://ipsj.ixsq.nii.ac.jp/records/23284
https://ipsj.ixsq.nii.ac.jp/records/232841fc40854-d06d-4dd4-9abe-83efa1c7651f
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 2004 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 2004-07-30 | |||||||
タイトル | ||||||||
タイトル | フロントエンド実行によるプリロードの提案 | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | A Preload Scheme by Frontend Execution | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
大阪工業大学 | ||||||||
著者所属 | ||||||||
京都大学 | ||||||||
著者所属 | ||||||||
京都大学 | ||||||||
著者所属 | ||||||||
京都大学 | ||||||||
著者所属 | ||||||||
京都大学 | ||||||||
著者所属 | ||||||||
京都大学 | ||||||||
著者名 |
小西, 将人
× 小西, 将人
|
|||||||
著者名(英) |
Masahito, Konishi
× Masahito, Konishi
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | 予測値は,データ依存による先行制約を緩和する手法として盛んに研究されてきたが,現状では十分な性能向上が得られているとは言い難い.それに対して我々は,フロントエンド実行と呼ぶ手法を提案している.スーパースカラ・プロセッサの命令パイプラインの,命令ウィンドウより上流をフロントエンド,命令ウィンドウ及びその下流をバックエンドと呼ぶ.フロントエンド実行とは,バックエンドに加えてフロントエンドにも演算器を配し,実行可能な命令をフロントエンドにおいても実行することである.本稿では,フロントエンド実行によってロード命令のアドレス計算を行い,その直後からキャッシュ・アクセスを開始するプリロードを提案する.シミュレーションによる性能評価の結果,プリロードにより11.8%の高速化を達成できることがわかった. | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | Value prediction can relax the restriction on the order of instruction execution exceeding data-flow dependence. But it has not achieved sufficient performance. We propose a new scheme called frontend execution, which has a similar effect to value prediction. The instruction pipeline of a superscalar processor can be divided into two parts: the frontend is upper part than the instruction window, and the backend is the instruction window and the lower part of it. Frontend execution is to execute ready instructions by function units posed in the frontend as well as the backend. This paper describes a scheme called Preload, which calculates an address of a load instruction by frontend execution and accesses cache earlier. Evaluation result shows a processor with Preload is about 11.8 times faster than a normal processor. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AN10096105 | |||||||
書誌情報 |
情報処理学会研究報告計算機アーキテクチャ(ARC) 巻 2004, 号 80(2004-ARC-159), p. 31-36, 発行日 2004-07-30 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |