WEKO3
アイテム
キャッシュ・ミス頻発命令を考慮した メモリ・システムの高性能化
https://ipsj.ixsq.nii.ac.jp/records/23278
https://ipsj.ixsq.nii.ac.jp/records/232785e94a70e-bf97-4d9b-8d3f-8461a290a304
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-ARC04160019.pdf (721.3 kB)
|
Copyright (c) 2004 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2004-12-02 | |||||||
| タイトル | ||||||||
| タイトル | キャッシュ・ミス頻発命令を考慮した メモリ・システムの高性能化 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | A Method for Improving Memory System Performance Exploring Delinquent Loads | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 九州大学 | ||||||||
| 著者所属 | ||||||||
| 福岡大学 | ||||||||
| 著者所属 | ||||||||
| 九州大学 | ||||||||
| 著者所属 | ||||||||
| 九州大学 | ||||||||
| 著者所属 | ||||||||
| 九州大学 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Kyushu University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Fukuoka University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Kyushu University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Kyushu University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Kyushu University | ||||||||
| 著者名 |
三輪, 英樹
堂後, 靖博
ヴィクトルM, グラールフェヘイラ
井上, 弘士
村上, 和彰
× 三輪, 英樹 堂後, 靖博 ヴィクトルM, グラールフェヘイラ 井上, 弘士 村上, 和彰
|
|||||||
| 著者名(英) |
Hideki, Miwa
Yasuhiro, Dougo
Victor, M.GoulartFerreira
Koji, Inoue
Kazuaki, Murakami
× Hideki, Miwa Yasuhiro, Dougo Victor, M.GoulartFerreira Koji, Inoue Kazuaki, Murakami
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | マイクロプロセッサと主記憶との動作周波数差は，年々拡大する一方である．両者の周波数差は，マイクロプロセッサの性能阻害要因であり，一般的にメモリ・ウォール問題と呼ばれる．本稿では，メモリ・ウォール問題の解決策のうち，再計算に基づくメモリ・システム高性能化手法 CCC (Computing Centric Computation)を提案する．CCC は，キャッシュ・ミス頻発命令を実行する代わりに再計算を行なうことで，主記憶へのアクセス回数を削減する．本稿では，性能向上が得られる可能性があるかどうかに関する予備的な評価を行なった．評価対象ベンチマークにおいて最大 45.3% の実行サイクル数削減率を達成した． | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | In recent years,the performance gap between microprocessor speed and main memory Latency has been increasing.This problem prevents higher throughput improvements and is well-known in the literature as the Memory-Wall Problem (MWP).This paper proposes a new method to minimize the MWP effect by means of [re-computation].The basic idea is to replace frequently cache-missed loads (or delinquent loads) with a piece of code that regenerates the missed value (recomputation code).This method can be reduce the number of main memory accesses and consequently alliviate the MWP.From the experiments,one can obtain up to 45.3% reduction on computation time for SPEC2000 benchmark programs. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AN10096105 | |||||||
| 書誌情報 |
情報処理学会研究報告計算機アーキテクチャ（ARC） 巻 2004, 号 123(2004-ARC-160), p. 107-112, 発行日 2004-12-02 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
