| Item type |
SIG Technical Reports(1) |
| 公開日 |
2005-05-31 |
| タイトル |
|
|
タイトル |
DIMMnet-2 低遅延通信機構の実装と評価 |
| タイトル |
|
|
言語 |
en |
|
タイトル |
Implementation and Evaluation of the Mechanisims for Low Latency Communication on DIMMnet-2 |
| 言語 |
|
|
言語 |
jpn |
| 資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_18gh |
|
資源タイプ |
technical report |
| 著者所属 |
|
|
|
慶應義塾大学 |
| 著者所属 |
|
|
|
慶應義塾大学 |
| 著者所属 |
|
|
|
東京農工大学 |
| 著者所属 |
|
|
|
慶應義塾大学 |
| 著者所属 |
|
|
|
慶應義塾大学 |
| 著者所属 |
|
|
|
(株) 東芝研究開発センター |
| 著者所属 |
|
|
|
東京農工大学 |
| 著者所属 |
|
|
|
慶應義塾大学 |
| 著者所属(英) |
|
|
|
en |
|
|
Keio University |
| 著者所属(英) |
|
|
|
en |
|
|
Keio University |
| 著者所属(英) |
|
|
|
en |
|
|
Tokyo University of Agriculture and Technology |
| 著者所属(英) |
|
|
|
en |
|
|
Keio University |
| 著者所属(英) |
|
|
|
en |
|
|
Keio University |
| 著者所属(英) |
|
|
|
en |
|
|
Corporate Research and Development Center Toshiba |
| 著者所属(英) |
|
|
|
en |
|
|
Tokyo University of Agriculture and Technology |
| 著者所属(英) |
|
|
|
en |
|
|
Keio University |
| 著者名 |
宮部, 保雄
北村, 聡
濱田, 芳博
宮代具隆
伊澤, 徹
田邊, 昇
中條拓伯
天野, 英晴
|
| 著者名(英) |
YASUO, MIYABE
AKIRA, KITAMURA
YOSHIHIRO, HAMADA
TOMOTAKAMIYASIRO
TETSU, IZAWA
NOBORU, TANABE
HIRONORI, NAKAJO
HIDEHARU, AMANO
|
| 論文抄録 |
|
|
内容記述タイプ |
Other |
|
内容記述 |
DIMMnet-2 は、DIMM スロットに装着するタイプのPC クラスタ向けネットワークインタフェースである。汎用PC に標準的に搭載されているメモリバスを用いることで、PCI-X などのバスを用いるネットワークよりシステムの構築コストを低く押さえることができる。また、メモリバスはホストCPU から低レイテンシでアクセスできる特長を持っている。本論文では、DIMMnet-2 ネットワークコントローラ上にメモリバスの特長を生かした低レイテンシで通信を行うことのできる通信機構を実装し、評価を行った。その結果、対向接続されたノード間での最小レイテンシ1.89μs となり、InfiniBand とQsNET II に比べ低いレイテンシでデータを転送することが可能であることが示された。 |
| 論文抄録(英) |
|
|
内容記述タイプ |
Other |
|
内容記述 |
DIMMnet-2 is a network interface for PC cluster, plugged into a DIMM slot. Connecting network interface into commonly used memory bus reduces the cost of building PC cluster compared with using expensive machines with recent high performance I/O bus like PCI-X. Moreover, lowlatency communication from the host CPU can be achieved. In this paper, implementation of the mechanisms for low latency communication on DIMMnet-2 by making the best use of the memory slot is shown. Its latency for data transfer is lower than those of InfiniBand or QsNET II. |
| 書誌レコードID |
|
|
収録物識別子タイプ |
NCID |
|
収録物識別子 |
AN10096105 |
| 書誌情報 |
情報処理学会研究報告計算機アーキテクチャ（ARC）
巻 2005,
号 56(2005-ARC-163),
p. 7-12,
発行日 2005-05-31
|
| Notice |
|
|
|
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. |
| 出版者 |
|
|
言語 |
ja |
|
出版者 |
情報処理学会 |
IPSJ-ARC05163002 (1.2 MB)
