WEKO3
アイテム
マルチコアプロセッサ上での粗粒度タスク並列処理におけるデータ転送オーバラップ
https://ipsj.ixsq.nii.ac.jp/records/23124
https://ipsj.ixsq.nii.ac.jp/records/231241abd9a98-4f66-4309-bed8-20f64a7c020a
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 2006 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 2006-02-27 | |||||||
タイトル | ||||||||
タイトル | マルチコアプロセッサ上での粗粒度タスク並列処理におけるデータ転送オーバラップ | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | Data Transfer Overlap of Coarse Grain Task Parallel Processing on a Multicore Processor | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
早稲田大学 | ||||||||
著者所属 | ||||||||
早稲田大学 | ||||||||
著者所属 | ||||||||
早稲田大学 | ||||||||
著者所属 | ||||||||
早稲田大学 | ||||||||
著者所属 | ||||||||
早稲田大学 | ||||||||
著者所属 | ||||||||
早稲田大学 | ||||||||
著者所属 | ||||||||
早稲田大学 | ||||||||
著者所属 | ||||||||
早稲田大学 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Waseda University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Waseda University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Waseda University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Waseda University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Waseda University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Waseda University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Waseda University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Waseda University | ||||||||
著者名 |
宮本, 孝道
× 宮本, 孝道
|
|||||||
著者名(英) |
Takamichi, Miyamoto
× Takamichi, Miyamoto
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | 半導体集積度向上に伴う消費電力の増大,プロセッサ実質速度向上の鈍化,ハードウェア,ソフトウェア開発期間の増大といった問題を解決すべく,一つのチップ上に複数のプロセッサコアを集積するマルチコアプロセッサが次世代プロセッサアーキテクチャとして注目を集めている.このマルチコアプロセッサにおいても,プロセッサとメモリ動作速度のギャップに伴うメモリウォールは深刻な問題であり,プロセッサに近接したキャッシュやローカルメモリ等の高速メモリの有効利用が実効性能向上のために重要なポイントであり,それに伴い発生するデータ転送によるオーバヘッドを減少させなければならない.このような事項を考慮して筆者等は自動マルチグレイン並列化コンパイラとの協調動作により実効性能が高く価格性能比の良いコンピュータシステムの実現を目指すOSCARマルチコアプロセッサを提案している.このOSCARマルチコアプロセッサは,全てのプロセッサコアがアクセスできる集中共有メモリ(CSM) の他に,プロセッサコアのプライベートデータを格納するローカルデータメモリ(LDM)とプロセッサコア間の同期やデータ転送に使用する2ポートメモリ構成の分散共有メモリ(DSM) ,そしてデータ転送オーバヘッドの隠蔽を目指し,プロセッサコアと非同期に動作可能なデータ転送ユニット(DTU)を持つ.本稿ではOSCARコンパイラを用いた粗粒度タスク並列処理において,DTUを利用したデータ転送オーバラップを考慮したタスクスケジューリングアルゴリズムとデータ転送スケジューリング手法によるデータ転送オーバラップ手法について述べる.提案手法をOSCARコンパイラに組み込み,JPEG2000エンコーディングプログラムに適用して評価を行った結果,4PEではほとんど全てデータをローカルメモリに割り当てた1PEでの処理と比べ2.86倍の速度向上率が得られた. | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | Along with the increase of integration degree of semiconductor devices, to overcome the increase of power consumption, the slowdown of improvement of processor effective performance, and the increase of period for hardware/software developing transistors integrated on to a chip, multicore processors, have attracted much attention as a next-generation microprocessor architecture. However, the memory wall caused by the gap between memory access speed and processor core speed is still a serious problem also on the multicore processors. Therefore, the effective use of fast memories like cache and local memory nearby processor is important for reducing large memory access overhead. Futhermore, hiding data transfer overhead among local or distributed shared memories of processors and centralized shared memory is important. On the memory architechture, the data transfer is specified. Considering these problems, the authors have proposed the OSCAR multicore processor architecture which cooperates with OSCAR multigrain parallelizing compiler and aims at developing a processor with high effective performance and good cost performance computer system. The OSCAR multicore processor has local data memory (LDM) for processor private data, distributed shared memory (DSM) having two ports for synchronization and data transfer among processor cores, centralized shared memory (CSM) to support dynamic task scheduling, and data transfer unit (DTU) which transfers data asynchronously and aims at overlapping data transfer overhead. This paper proposes and evaluates a static data transfer scheduling algorithm aiming at overlapping data transfer overhead. As the results, the proposed scheme controlled by OSCAR compiler gives us 2.86 times speedup using 4 processors for JPEG2000 encoding program against the ideal sequential execution assuming that the all data can be assigned to the local memory. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AN10096105 | |||||||
書誌情報 |
情報処理学会研究報告計算機アーキテクチャ(ARC) 巻 2006, 号 20(2006-ARC-167), p. 55-60, 発行日 2006-02-27 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |