MIPS R3000 における細粒度動的スリープ方式の提案

• Item type: SIG Technical Reports(1)
• 公開日: 2007-05-31
• タイトル: MIPS R3000 における細粒度動的スリープ方式の提案
• タイトル / 言語: en
• タイトル: A Fine Grain Dynamic Sleep Control Scheme in MIPS R3000
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 慶應義塾大学大学院理工学研究科
• 著者所属: 慶應義塾大学大学院理工学研究科
• 著者所属: 慶應義塾大学大学院理工学研究科
• 著者所属: 芝浦工業大学工学部情報工学科
• 著者所属: 芝浦工業大学工学部情報工学科
• 著者所属: 芝浦工業大学工学部情報工学科
• 著者所属: 芝浦工業大学工学部情報工学科
• 著者所属: 芝浦工業大学工学部情報工学科
• 著者所属: 東京大学先端科学技術研究センター
• 著者所属: 東京大学先端科学技術研究センター
• 著者所属(英): en
• 著者所属(英): Graduate School of Science and Technology, Keio University
• 著者所属(英): en
• 著者所属(英): Graduate School of Science and Technology, Keio University
• 著者所属(英): en
• 著者所属(英): Graduate School of Science and Technology, Keio University
• 著者所属(英): en
• 著者所属(英): Department of Information Science and Engineering, Shibaura Institute of Technology
• 著者所属(英): en
• 著者所属(英): Department of Information Science and Engineering, Shibaura Institute of Technology
• 著者所属(英): en
• 著者所属(英): Department of Information Science and Engineering, Shibaura Institute of Technology
• 著者所属(英): en
• 著者所属(英): Department of Information Science and Engineering, Shibaura Institute of Technology
• 著者所属(英): en
• 著者所属(英): Department of Information Science and Engineering, Shibaura Institute of Technology
• 著者所属(英): en
• 著者所属(英): Research Center for Advanced Science and Technology, The University of Tokyo
• 著者所属(英): en
• 著者所属(英): Research Center for Advanced Science and Technology, The University of Tokyo
• 著者名: 関, 直臣; 長谷川, 揚平; 天野, 英晴; 大久保, 直昭; 武田, 晴大; 香嶋, 俊裕; 白井, 利明; 宇佐美, 公良; 近藤, 正章; 中村, 宏
• 著者名(英): Naomi, SEKI; Yohei, HASEGAWA; Hideharu, AMANO; Naoaki, OHKUBO; Seidai, TAKEDA; Toshihiro, KASHIMA; Toshiaki, SHIRAI; Kimiyoshi, USAMI; Masaaki, KONDO; Hiroshi, NAKAMURA
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 本報告はパワーゲーティング(PG)を使った細粒度動的スリープ制御による消費電力削減手法を提案する。細粒度とは演算部を乗算器、除算器、シフタとそれ以外の演算の４つに分割したそれぞれのユニットを意味する。ＰＧを用いたこれらの制御機構を MIPS R3000 プロセッサに適用し、ASPLA 90nm ライブラリによる配置配線、レイアウトまで行い電力と面積の評価を行った。また、電力評価を取るために RTL シミューレションで４つの組込み系向けベンチマークアプリケーションを動作させて各ユニットの使用頻度を解析した。この結果、アプケーションの平均での消費電力の低減効果は、リーク電力で ３１％、ダイナミック電力は５９％であった。全体では５５％の消費電力削減を達成した。スリープ制御の実装によって生じたエリアオーバーヘッドは３４％であった。
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: A novel fine grain power gating technique in a processor is proposed for saving leakage power in the future semiconductor processes. By dividing an execution unit into four small units: multiplier, divider, shifter and others and cut off the power dynamically based on the operation, both dynamic and static power can be reduced. We implemented the chip layout of MIPS R3000 with the proposed mechanism using 90nm CMOS technology, and evaluated area and consuming power. Evaluation results of some benchmark programs for embedded application show that 31％ leakage power and 59％ dynamic power are reduced in avarage with 34％ area overhead.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10096105
• 書誌情報: 情報処理学会研究報告計算機アーキテクチャ（ARC）; 巻 2007, 号 55(2007-ARC-173), p. 49-54, 発行日 2007-05-31
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会