@techreport{oai:ipsj.ixsq.nii.ac.jp:00022914,
 author = {鈴木, 一範 and 中田, 尚 and 中西, 正樹 and 山下, 茂 and 中島, 康彦 and Kazunori, SUZUKI and Takashi, NAKADA and Masaki, NAKANISHI and Shigeru, YAMASHITA and Yasuhiko, NAKASHIMA},
 issue = {115(2007-ARC-175)},
 month = {Nov},
 note = {近年のトランジスタ製造のプロセス微細化によって，トランジスタの性能ばらつきが無視できない問題となっている．ばらつきを抑える手法として，セル内のトランジスタを規則的に配置するという方法がある．本論文では  トランジスタを規則的に配置したセルを提案する．このセルは PMOS と NMOS を組み合わせたものが基本単位として構成されている．我々の提案したセルは，従来のセルに比べて壊れにくく，また故障を検知する機能を備えている．次に，このセルを組み合わせた高信頼性の演算器を提案した．提案した演算器と命令分解機構を組み合わせることにより従来にない高信頼化アーキテクチャが実現できると考えている．, Recently, process deviation causes transistor variation. It is known that transistor variation can be reduced by arranging transistors regularly. In this paper, we propose new standard cells in which transistors are arranged regularity in order to control variation. These cells are composed by pairs of PMOS and NMOS. The proposed cells are more robust against transistor faults and can also detect them. Next, we propese highly reliable arithmetic circuit by using our cells. We also show that highly reliable architecture can be constructed by this circuit and instruction decomposition circuit.},
 title = {細粒度命令分解と小品種セルによる高信頼化アーキテクチャの提案},
 year = {2007}
}