ログイン 新規登録
言語:

WEKO3

  • トップ
  • ランキング
To
lat lon distance
To

Field does not validate



インデックスリンク

インデックスツリー

メールアドレスを入力してください。

WEKO

One fine body…

WEKO

One fine body…

アイテム

  1. 研究報告
  2. システムとLSIの設計技術(SLDM)
  3. 2023
  4. 2023-SLDM-204

同期式回路設計支援環境におけるMuller’s C-elementの実装に関する一考察

https://ipsj.ixsq.nii.ac.jp/records/228919
https://ipsj.ixsq.nii.ac.jp/records/228919
cdc35ca0-4887-492f-90df-a92dffbfd096
名前 / ファイル ライセンス アクション
IPSJ-SLDM23204052.pdf IPSJ-SLDM23204052.pdf (913.7 kB)
Copyright (c) 2023 by the Institute of Electronics, Information and Communication Engineers This SIG report is only available to those in membership of the SIG.
SLDM:会員:¥0, DLIB:会員:¥0
Item type SIG Technical Reports(1)
公開日 2023-11-10
タイトル
タイトル 同期式回路設計支援環境におけるMuller’s C-elementの実装に関する一考察
タイトル
言語 en
タイトル A Study on the Implementation of Muller’s C-element in Synchronous Circuit Design Environment
言語
言語 jpn
キーワード
主題Scheme Other
主題 アルゴリズム,VLSI試作・実用化
資源タイプ
資源タイプ識別子 http://purl.org/coar/resource_type/c_18gh
資源タイプ technical report
著者所属
弘前大学
著者所属(英)
en
Hirosaki University
著者名 今井, 雅

× 今井, 雅

今井, 雅

Search repository
著者名(英) Masashi, Imai

× Masashi, Imai

en Masashi, Imai

Search repository
論文抄録
内容記述タイプ Other
内容記述 Muller の C 素子は,非同期式回路の実現において,信号と信号の待ち合わせを行うためにしばしば用いられる基本素子である.C 素子の実装方式として様々な構成が提案されているが,使用できる製造プロセス,設計支援環境によっては選択することのできない構成もある.本稿では,仕様で定められた制約に応じて,スタンダードセルライブラリに含まれる素子のみを用いた Muller の C 素子の設計方法や,オリジナルセルの設計も可能な環境における C 素子の構成方法等について紹介する.その中の一つとして,D-latch を用いた C 素子の構成について新たに提案する.提案した構成は,複合ゲートや基本論理素子を用いる構成と比較して,トランジスタ数としては約 2 倍となるが,遅延は 1.2 倍程度のオーバーヘッドとなることが確認された.
論文抄録(英)
内容記述タイプ Other
内容記述 Muller’s C-element is a basic component often used to rendezvous signals in asynchronous circuit designs. A lot of implementation methods have been proposed and well studied. However, several structures may not be selectable depending on the selected manufacturing process and EDA tools. In this paper, we discuss how to design Muller’s C-element according to the constraints specified using only standard cells in the selected cell library. The transistor level circuit structures are also discussed under the assumption which can design original cells. A new structure of a C-element using a D-latch will be also proposed. It is confirmed that the proposed structure has approximately twice the number of transistors compared to the traditional structures and the delay overhead is about 1.2 times larger than those.
書誌レコードID
収録物識別子タイプ NCID
収録物識別子 AA11451459
書誌情報 研究報告システムとLSIの設計技術(SLDM)

巻 2023-SLDM-204, 号 52, p. 1-6, 発行日 2023-11-10
ISSN
収録物識別子タイプ ISSN
収録物識別子 2188-8639
Notice
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
出版者
言語 ja
出版者 情報処理学会
戻る
0
views
See details
Views

Versions

Ver.1 2025-01-19 11:40:21.378177
Show All versions

Share

Mendeley Twitter Facebook Print Addthis

Cite as

エクスポート

OAI-PMH
  • OAI-PMH JPCOAR
  • OAI-PMH DublinCore
  • OAI-PMH DDI
Other Formats
  • JSON
  • BIBTEX

Confirm


Powered by WEKO3


Powered by WEKO3