MISCプロセッサの光再構成型ゲートアレイVLSIへの実装と最大動作周波数評価

• Item type: SIG Technical Reports(1)
• 公開日: 2023-11-10
• タイトル: MISCプロセッサの光再構成型ゲートアレイVLSIへの実装と最大動作周波数評価
• タイトル / 言語: en
• タイトル: Maximum operating clock frequency evaluation of Mono Instruction Set Computers on an optically reconfigurable gate array VLSI
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: FPGA応用
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 岡山大学工学部情報系学科
• 著者所属: 岡山大学大学院環境生命自然科学研究科
• 著者所属: 岡山大学大学院環境生命自然科学研究科
• 著者所属(英): en
• 著者所属(英): Faculty of Engineering, Department of Information Technology, Okayama University
• 著者所属(英): en
• 著者所属(英): Graduate School of Technology Environmental, life, natural Science and Technology Okayama University
• 著者所属(英): en
• 著者所属(英): Graduate School of Technology Environmental, life, natural Science and
• 著者名: 今井, 颯真; 渡邊, 実; 渡邊, 誠也
• 著者名(英): Imai, Soma; Minoru, Watanabe; Nobuya, Watanabe
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 我々は数ナノ秒以内に再構成可能な光学的に再構成可能なゲートアレイ VLSI を開発している．この高速動的再構成を活用すれば，単一の命令のみしか持たない Mono Insyruction Set Computer (MISC) アーキテクチャの実装も，汎用性を損なうことなく可能になる．本稿では Mono Insyruction Set Computer (MISC) アーキテクチャを 0.18µm CMOS プロセス光再構成型ゲートアレイ VLSI に実装した結果について述べる．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: We have been developing an optically reconfigurable gate array which can be reconfigured within a few nanoseconds. Exploiting such high-speed dynamic reconfiguration, mono instruction set computer architecture can be used for variety of software algorithms without any restriction. This paper presents an evaluation result of the mono instruction set computer (MISC) architecture implemented onto an optically reconfigurable gate array VLSI.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 研究報告システムとLSIの設計技術（SLDM）; 巻 2023-SLDM-204, 号 47, p. 1-4, 発行日 2023-11-10
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 2188-8639
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会