光再構成アーキテクチャを用いたウエハースケールVLSIの実現性

• Item type: SIG Technical Reports(1)
• 公開日: 2023-11-10
• タイトル: 光再構成アーキテクチャを用いたウエハースケールVLSIの実現性
• タイトル / 言語: en
• タイトル: A wafer-scale VLSI realization using optical reconfiguration architecture
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 新FPGAの設計と検証
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 岡山大学工学部情報系学科
• 著者所属: 岡山大学大学院環境生命自然科学研究科
• 著者所属: 岡山大学大学院環境生命自然科学研究科
• 著者所属(英): en
• 著者所属(英): Faculty of Engineering, Department of Information Technology, Okayama University
• 著者所属(英): en
• 著者所属(英): Graduate School of Technology Environmental, life, natural Science and Technology Okayama University
• 著者所属(英): en
• 著者所属(英): Graduate School of Technology Environmental, life, natural Science and Technology Okayama University
• 著者名: 高田, 睦士; 渡邊, 実; 渡邊, 誠也
• 著者名(英): Takata, Atsushi; Minoru, Watanabe; Nobuya, Watanabe
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: スーパーコンピュータやデータセンターでは多数の CPU が 1 個所に集積され運用される．この時，CPU 間通信の通信速度の低さや，大きなレイテンシーが性能向上の妨げになっている．しかし，チップ上のネットワークオンチップであればスループットを増大させ，レイテンシーを低く保つことができることから，巨大なウエハースケール VLSI を用い，CPU 間通信をネットワークオンチップで担うことにできれば，スーパーコンピュータやデータセンターの性能を劇的に高めることが可能になる．しかし，ウエハー上には常に欠陥があるため，この実現には欠陥問題を解決する必要があった．そこで我々は故障があっても正常に動作できる光再構成アーキテクチャのウエハースケール VLSI への導入を検討している．本稿では，この光再構成アーキテクチャの詳細とそれを利用したウエハースケール VLSI の実現性について報告する．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: When realizing a supercomputer or a data center, a number of CPUs are integrated. Current main concerns are long latency and low throughput of communication between CPUs. If a network on a chip with a short latency and a high throughput can be applied for the communications, the performance of supercomputers and data centers can be increased drastically. As an answer, we are considering a wafer-scale VLSI realization. However, since any wafer has defects, the realization is difficult. To solve the issue, we present a proposal of a new wafer-scale VLSI with optical reconfiguration architecture. In this paper, we report the details of the optical reconfiguration architecture and the feasibility of the wafer-scale VLSI using the architecture.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 研究報告システムとLSIの設計技術（SLDM）; 巻 2023-SLDM-204, 号 41, p. 1-4, 発行日 2023-11-10
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 2188-8639
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会