@techreport{oai:ipsj.ixsq.nii.ac.jp:00228899,
 author = {本田, 志遠 and 西川, 竜矢 and 周, 細紅 and 王, 森レイ and 甲斐, 博 and 樋上, 善信 and 高橋, 寛 and 井上, 克己 and Shion, Honda and Tatsuya, Nishikawa and Xihong, Zhou and Senling, Wang and Hiroshi, Kai and Yoshinobu, Higami and Hiroshi, Takahashi and Katsumi, Inoue},
 issue = {32},
 month = {Nov},
 note = {画像処理と人工知能技術の急速な進展に伴い，膨大な画像データを高速かつ低消費電力で処理できる計算アーキテクチャが求められている．近年，データを格納する記憶素子の近傍に演算素子を配置するインメモリコンピューティング技術が注目を集めている．SOP (Set Operating Processor) は，演算機能付き記憶素子の行列化による並列演算を行う新型パターンマッチングアクセラレータである． 本研究では，SOP の有用性を評価することを目的として，FPGA に SOP を実装し，必要なリソースに関して実装面積評価およびパターンマッチング処理時間の評価を行った．, With the rapid advancement of image processing and artificial intelligence technologies, there is a demand for computational architectures that can process vast image data in efficient and with low power consumption. In recent years, in- memory computing technology, which places computational elements near the memory elements storing the data, has been gaining attention. SOP (Set Operating Processor) is a new pattern matching accelerator that performs parallel computations by matrixing memory elements with computational functions. In this study, we implemented SOP on FPGA to evaluate its utility, and assessed the implementation area in terms of required resources and the pattern matching processing time.},
 title = {メモリズムパターンマッチングアクセラレータのFPGA実装と性能評価},
 year = {2023}
}