切り捨てビットを考慮する近似乗算器用BIST回路の面積削減について

• Item type: SIG Technical Reports(1)
• 公開日: 2023-11-10
• タイトル: 切り捨てビットを考慮する近似乗算器用BIST回路の面積削減について
• タイトル / 言語: en
• タイトル: On Reducing Area Overhead of BIST for Approximate Multiplier Considering Truncated Bits
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 高信頼LSI設計と評価
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 徳島大学大学院創成科学研究科電気電子システムコース
• 著者所属: 徳島大学大学院創成科学研究科電気電子システムコース
• 著者所属: 徳島大学大学院社会産業理工学研究部
• 著者所属: 徳島大学大学院社会産業理工学研究部
• 著者所属(英): en
• 著者所属(英): Graduate School of Advanced Technology and Science, Tokushima University
• 著者所属(英): en
• 著者所属(英): Graduate School of Advanced Technology and Science, Tokushima University
• 著者所属(英): en
• 著者所属(英): Graduate School of Technology, Industrial and Social Sciences, Tokushima University
• 著者所属(英): en
• 著者所属(英): Graduate School of Technology, Industrial and Social Sciences, Tokushima University
• 著者名: 赤松, 大地; 東海, 翔午; 四柳, 浩之; 橋爪, 正樹
• 著者名(英): Daichi, Akamatsu; Shogo, Tokai; Hiroyuki, Yotsuyanagi; Masaki, Hashizume
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 近年，演算誤差を許容できるアプリケーションにおいて消費電力や回路面積を抑えるために近似演算が注目されている．乗算器に対する近似手法として，乗数と被乗数の桁数に基づいて下位ビットを切り捨てる手法が提案されている．本研究では近似乗算器用のテスト容易化設計として，切り捨て対象ビットを考慮し，組込み自己テスト (BIST) で用いるテストパターン生成回路 (PRPG) を小さくする手法を提案する．提案回路ではテストパターンを切り捨て条件に応じて均等に生成することで，PRPG の面積オーバーヘッドを最大 42% 削減するとともに故障検出率も向上されることを確認した．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Recently, approximate computing has attracted attention as a method to reduce power and area for error-tolerant applications with an acceptable loss of accuracy. As an approximation method for multipliers, truncation of lower bits based on the number of significant digits of the multiplier and the multiplicand has been proposed. In this study, we propose a method to reduce the size of the test pattern generation circuit (PRPG) used in built-in self-test (BIST) by considering the bits to be truncated as a testability design for approximate multipliers. Since our method provides test patterns evenly for each truncation condition using a smaller PRPG, we confirmed that the proposed method can reduce the area overhead of PRPG by up to approximately 42% and also achieve higher test coverage.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 研究報告システムとLSIの設計技術（SLDM）; 巻 2023-SLDM-204, 号 31, p. 1-6, 発行日 2023-11-10
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 2188-8639
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会