低遅延暗号Sonicに対するFPGAを用いた耐タンパ性評価

• Item type: SIG Technical Reports(1)
• 公開日: 2023-11-10
• タイトル: 低遅延暗号Sonicに対するFPGAを用いた耐タンパ性評価
• タイトル / 言語: en
• タイトル: Tamper Resistance Evaluation on FPGA for Low-Latency Cipher Sonic
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: ハードウェアセキュリティ，VLSI実装技術
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 名城大学大学院理工学研究科電気・情報・材料・物質工学専攻
• 著者所属: 名城大学情報工学部情報工学科
• 著者所属: 名城大学情報工学部情報工学科
• 著者所属(英): en
• 著者所属(英): Department of Electrical, Information, and Materials Science Engineering, Graduate School of Science and Technology, Meijo University
• 著者所属(英): en
• 著者所属(英): Department of Information Engineering, Faculty of Information Engineering, Meijo University
• 著者所属(英): en
• 著者所属(英): Department of Information Engineering, Faculty of Information Engineering, Meijo University
• 著者名: 竹本, 修; 野崎, 佑典; 吉川, 雅弥
• 著者名(英): Shu, Takemoto; Yusuke, Nozaki; Masaya, Yoshikawa
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: インダストリー 5.0 の提唱によって，IoT や AI を産業分野に活用しシステム最適化を実現する世界的な改革が進められている．このスマートファクトリーでは，特に生産ラインの効率向上のための高いリアルタイム性と，企業のノウハウや顧客情報といった機密性の高いデータに対する安全性が求められている．そこで，安全性を保障しつつ演算遅延のオーバーヘッドを抑えた暗号技術のひとつである低遅延軽量ブロック暗号が，セキュアなスマートファクトリーの構築のための重要な要素技術となる．また暗号技術に対しては，ハードウェア実装時の物理情報を深層学習によって学習し，秘密鍵を解析する深層学習サイドチャネル攻撃の脅威が報告されているように，実デバイス上での耐タンパ性評価は必須である．そこで本研究では，2023 年に発表された最新の低遅延軽量ブロック暗号 Sonicを FPGA にアンロールド実装し，深層学習サイドチャネル攻撃に対する耐タンパ性を初めて評価する．採用する電力モデルは Sonic に含まれる論理和演算に着目し，ハミング重み型の電力解析をベースとして解析手法を構築する．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Industry 5.0 promotes smart factories for system optimization by utilizing IoT and AI in the industrial field. The smart factory requires high real-time performance to improve the efficiency of production lines and security for confidential data such as corporate know-how and customer information. Therefore, low-latency lightweight block ciphers, which are one of the cryptographic techniques that can both ensure security and suppress the overhead of computational latency, are important elemental technologies for the construction of secure smart factories. Also, it is very important to evaluate the tamper-resistance of cryptographic on real devices due to the reported threat of deep learning side-channel attacks, which learn physical information during hardware implementation and analyze the secret key using deep learning. Therefore, this study evaluates the tamper resistance of Sonic, a state-of-the-art low-latency lightweight block cipher implemented unrolled on FPGAs, against deep learning side-channel attacks. The analysis method uses a Hamming-weighted power model focusing on the AND operations included in Sonic.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 研究報告システムとLSIの設計技術（SLDM）; 巻 2023-SLDM-204, 号 20, p. 1-5, 発行日 2023-11-10
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 2188-8639
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会