@techreport{oai:ipsj.ixsq.nii.ac.jp:00228873,
 author = {吉田, 圭汰 and 中島, 隆一 and 杉谷, 昇太郎 and 伊藤, 貴史 and 古田, 潤 and 小林, 和淑 and Keita, Yoshida and Ryuichi, Nakajima and Shotaro, Sugitani and Takafumi, Ito and Jun, Furuta and Kazutoshi, Kobayashi},
 issue = {6},
 month = {Nov},
 note = {本稿では，PMOS 及び NMOS トランジスタを独立させた Single Event Upsets (SEU) 感度の測定手法を検討した．65 nm バルクプロセスで設計した測定回路を用いてα線照射実験を行ったところ，PMOS トランジスタの SEU 感度は NMOS トランジスタの約 1/50 であった．拡散層の面積とエラー率は単純な比例関係ではないことがわかった．拡散層と shallow trench isolation (STI) の距離が近いほど，放射線により発生する電荷の収集が妨げられることをデバイスシミュレーションを用いて確認した．, We investigate a method to measure the Single Event Upsets (SEU) sensitivity individually for PMOS and NMOS transistors. We performed ????-particle irradiation to a circuit fabricated in a 65 nm bulk process, . The SEU sensitivity of PMOS transistors is approximately 1/50 of that of NMOS transistors. Additionally, we investigated SEU rates by the drain area. The relationship between the area and SEU rates does not follow a linear function. We consider this phenomenon due to the proximity of the drain area to shallow trench isolation (STI), which prevents charge collection by a radiation strike.},
 title = {α線照射による65nmバルクプロセスにおけるPMOS及び NMOSトランジスタのSEU感度},
 year = {2023}
}