ログイン 新規登録
言語:

WEKO3

  • トップ
  • ランキング
To
lat lon distance
To

Field does not validate



インデックスリンク

インデックスツリー

メールアドレスを入力してください。

WEKO

One fine body…

WEKO

One fine body…

アイテム

  1. 研究報告
  2. システム・アーキテクチャ(ARC)
  3. 2008
  4. 39(2008-ARC-178)

スーパースカラプロセッサにおける細粒度動的スリープ制御の実装と評価

https://ipsj.ixsq.nii.ac.jp/records/22848
https://ipsj.ixsq.nii.ac.jp/records/22848
a512516a-9c25-4f86-a610-5c0d80a91268
名前 / ファイル ライセンス アクション
IPSJ-ARC08178017.pdf IPSJ-ARC08178017.pdf (1.0 MB)
Copyright (c) 2008 by the Information Processing Society of Japan
オープンアクセス
Item type SIG Technical Reports(1)
公開日 2008-05-06
タイトル
タイトル スーパースカラプロセッサにおける細粒度動的スリープ制御の実装と評価
タイトル
言語 en
タイトル A Fine Grain Dynamic Sleep Control Scheme in Superscalar Processor
言語
言語 jpn
資源タイプ
資源タイプ識別子 http://purl.org/coar/resource_type/c_18gh
資源タイプ technical report
著者所属
慶應義塾大学大学院理工学研究科
著者所属
慶應義塾大学大学院理工学研究科
著者所属
慶應義塾大学大学院理工学研究科
著者所属
慶應義塾大学大学院理工学研究科
著者所属
慶應義塾大学大学院理工学研究科
著者所属
芝浦工業大学工学部情報工学科
著者所属
芝浦工業大学工学部情報工学科
著者所属
芝浦工業大学工学部情報工学科
著者所属
芝浦工業大学工学部情報工学科
著者所属
芝浦工業大学工学部情報工学科
著者所属
東京農工大学工学部情報コミュニケーション工学科
著者所属
東京農工大学工学部情報コミュニケーション工学科
著者所属
東京農工大学工学部情報コミュニケーション工学科
著者所属
東京大学先端科学技術研究センタ
著者所属(英)
en
Graduate School of Science and Technology, Keio University
著者所属(英)
en
Graduate School of Science and Technology, Keio University
著者所属(英)
en
Graduate School of Science and Technology, Keio University
著者所属(英)
en
Graduate School of Science and Technology, Keio University
著者所属(英)
en
Graduate School of Science and Technology, Keio University
著者所属(英)
en
Department of Information Science and Engineering, Shibaura Institute of Technology
著者所属(英)
en
Department of Information Science and Engineering, Shibaura Institute of Technology
著者所属(英)
en
Department of Information Science and Engineering, Shibaura Institute of Technology
著者所属(英)
en
Department of Information Science and Engineering, Shibaura Institute of Technology
著者所属(英)
en
Department of Information Science and Engineering, Shibaura Institute of Technology
著者所属(英)
en
Department of Computer and Information Science, The Tokyo University of Agriculture and Technology
著者所属(英)
en
Department of Computer and Information Science, The Tokyo University of Agriculture and Technology
著者所属(英)
en
Department of Computer and Information Science, The Tokyo University of Agriculture and Technology
著者所属(英)
en
Research Center for Advanced Science and Technology, The University of Tokyo
著者所属(英)
en
Research Center for Advanced Science and Technology, The University of Tokyo
著者名 小島, 悠 池淵, 大輔 関, 直臣 長谷川, 揚平 天野, 英晴 香嶋, 俊裕 武田, 清大 白井, 利明 中田, 光貴 宇佐美, 公良 砂田, 徹也 金井, 遵 並木, 美太郎 近藤, 正章 中村, 宏

× 小島, 悠 池淵, 大輔 関, 直臣 長谷川, 揚平 天野, 英晴 香嶋, 俊裕 武田, 清大 白井, 利明 中田, 光貴 宇佐美, 公良 砂田, 徹也 金井, 遵 並木, 美太郎 近藤, 正章 中村, 宏

小島, 悠
池淵, 大輔
関, 直臣
長谷川, 揚平
天野, 英晴
香嶋, 俊裕
武田, 清大
白井, 利明
中田, 光貴
宇佐美, 公良
砂田, 徹也
金井, 遵
並木, 美太郎
近藤, 正章
中村, 宏

Search repository
著者名(英) Yu, Kojima Daisuke, Ikebuchi Naomi, Seki Yohei, Hasegawa Hideharu, Amano Toshihiro, Kashima Seidai, Takeda Toshiaki, Shirai Mitustaka, Nakata Kimiyoshi, Usami Tetsuya, Sunata Jun, Kanai Mitaro, Namiki Masaaki, Kondo Hiroshi, Nakamura

× Yu, Kojima Daisuke, Ikebuchi Naomi, Seki Yohei, Hasegawa Hideharu, Amano Toshihiro, Kashima Seidai, Takeda Toshiaki, Shirai Mitustaka, Nakata Kimiyoshi, Usami Tetsuya, Sunata Jun, Kanai Mitaro, Namiki Masaaki, Kondo Hiroshi, Nakamura

en Yu, Kojima
Daisuke, Ikebuchi
Naomi, Seki
Yohei, Hasegawa
Hideharu, Amano
Toshihiro, Kashima
Seidai, Takeda
Toshiaki, Shirai
Mitustaka, Nakata
Kimiyoshi, Usami
Tetsuya, Sunata
Jun, Kanai
Mitaro, Namiki
Masaaki, Kondo
Hiroshi, Nakamura

Search repository
論文抄録
内容記述タイプ Other
内容記述 Geyser-0 は、MIPS R3000 の演算ステージからシフタ、乗算器、除算器を分離し、それぞれに対して動的にパワーゲーティングを行い、命令レベルでスリーブ制御を行うことにより、リーク電力を節減する。Geyser-0 は、単純なパイプライン構造であるため、場合によってはより大きな性能が必要である。そこで、Geyser-0 を拡張したスーパースカラプロセッサ Geyser-HS(Hybrid Scalar)を提案する。Geyser-HS は Geyser-0 同様の演算器レベルの動的スリープ機構を持つだけでなく、パイプラインの片方全体をパワーゲーティングし、1本のパイプラインのプロセッサとしても動作可能な構成になっている。リーク電力はスリープ制御により平均 34.8%削減でき、面積オーバーヘッドは 20.3%となった。また、パイプラインを片方スリープさせることにより、スーパースカラモードに比べて、エネルギー効率は平均 12%向上した。このことから性能を要求されない場合、モード切り替えは有効に働くことがわかる。
論文抄録(英)
内容記述タイプ Other
内容記述 Geyser-0 is a low power MIPS R3000 processor which uses a novel fine grain power gating technique to computational units; shifter, multiplier and divider separated from the execution stage. Although Geyser-0 can reduce its leakage power, the performance is often less than that of standard embedded processors since it only has a simple pipeline structure. Here, Geyser-HS (Hybrid Scalar) is a superscalar processor as an extension of Geyser-0. The power gating technique is applied to the whole pipeline as well as computational units in Geyser-0. As the evaluation results, the leakage power was reduced by 34.8% in average, while the area overhead was 20.3%. If a pipeline is slept, the energy efficiency is improved by 12%, and this mode is suitable when the performance is not required.
書誌レコードID
収録物識別子タイプ NCID
収録物識別子 AN10096105
書誌情報 情報処理学会研究報告計算機アーキテクチャ(ARC)

巻 2008, 号 39(2008-ARC-178), p. 87-92, 発行日 2008-05-06
Notice
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
出版者
言語 ja
出版者 情報処理学会
戻る
0
views
See details
Views

Versions

Ver.1 2025-01-22 20:42:33.733158
Show All versions

Share

Mendeley Twitter Facebook Print Addthis

Cite as

エクスポート

OAI-PMH
  • OAI-PMH JPCOAR
  • OAI-PMH DublinCore
  • OAI-PMH DDI
Other Formats
  • JSON
  • BIBTEX

Confirm


Powered by WEKO3


Powered by WEKO3