WEKO3
アイテム
バンドギャップ基準電圧回路におけるバラツキ抑制を考慮した設計アプローチ
https://ipsj.ixsq.nii.ac.jp/records/227387
https://ipsj.ixsq.nii.ac.jp/records/2273877a929e23-dd89-489a-b286-690e59b35edd
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]()
2025年8月23日からダウンロード可能です。
|
Copyright (c) 2023 by the Information Processing Society of Japan
|
|
非会員:¥660, IPSJ:学会員:¥330, SLDM:会員:¥0, DLIB:会員:¥0 |
Item type | Symposium(1) | |||||||||
---|---|---|---|---|---|---|---|---|---|---|
公開日 | 2023-08-23 | |||||||||
タイトル | ||||||||||
タイトル | バンドギャップ基準電圧回路におけるバラツキ抑制を考慮した設計アプローチ | |||||||||
タイトル | ||||||||||
言語 | en | |||||||||
タイトル | A Design Approach of BGR Circuit With a Circuit to Suppress Variation | |||||||||
言語 | ||||||||||
言語 | jpn | |||||||||
キーワード | ||||||||||
主題Scheme | Other | |||||||||
主題 | ポスター | |||||||||
資源タイプ | ||||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_5794 | |||||||||
資源タイプ | conference paper | |||||||||
著者所属 | ||||||||||
高知工科大学 | ||||||||||
著者所属 | ||||||||||
高知工科大学 | ||||||||||
著者所属(英) | ||||||||||
en | ||||||||||
Kochi University of Technology | ||||||||||
著者所属(英) | ||||||||||
en | ||||||||||
Kochi University of Technology | ||||||||||
著者名 |
林, 竜史
× 林, 竜史
× 橘, 昌良
|
|||||||||
著者名(英) |
Ryuji, Hayashi
× Ryuji, Hayashi
× Masayoshi, Tachibana
|
|||||||||
論文抄録 | ||||||||||
内容記述タイプ | Other | |||||||||
内容記述 | 本研究では,BGR (Band-Gap Reference) 回路を対象とし出力電圧のバラツキ抑制回路の提案及び試作を行った.試作した回路は PMOS で構成したキャリブレーション回路を搭載し,出力電圧を調整することが可能である.これによりトリミング装置を必要とせず,出力電圧のバラツキを抑制することが可能になる.またバラツキの要因の一つであるオフセット電圧を考慮した設計も行った.本論文で設計した BGR 回路は電源電圧 1.8V において出力電圧は 1.0V である.結果として,キャリブレーション回路を搭載することで,電源電圧 1.8V における出力電圧のバラツキを 7% 以下に抑制することが可能となった. | |||||||||
論文抄録(英) | ||||||||||
内容記述タイプ | Other | |||||||||
内容記述 | This study proposes and fabricates a circuit for suppressing output voltage variations in a BGR (Band-Gap Reference) circuit. The prototype circuit is equipped with a calibration circuit composed of PMOS, and the output voltage can be adjusted. This eliminates the need for trimming equipment and suppresses output voltage variations. The design also took into account offset voltage, which is one of the factors causing variation. In this paper, the target value of the BGR circuit has an output voltage of 1.0V at a supply voltage of 1.8V. As a result, the output voltage variation at a supply voltage of 1.8V can be suppressed to less than 7% by adding a calibration circuit. | |||||||||
書誌情報 |
DAシンポジウム2023論文集 巻 2023, p. 135-140, 発行日 2023-08-23 |
|||||||||
出版者 | ||||||||||
言語 | ja | |||||||||
出版者 | 情報処理学会 |