@inproceedings{oai:ipsj.ixsq.nii.ac.jp:00227381,
 author = {芹澤, 拓也 and 今川, 隆司 and 越智, 裕之 and Takuya, Serizawa and Takashi, Imagawa and Hiroyuki, Ochi},
 book = {DAシンポジウム2023論文集},
 month = {Aug},
 note = {本論文では，与えられたデータフローグラフを FPGA の DSP ブロックにテクノロジマッピングする際の全最適解を求めるアルゴリズムを提案する．柴田らが提案した DSP ブロックマッピングのための網羅的な深さ優先探索アルゴリズムは解の最適性を保証し，かつ高速であるが，最適解を 1 つしか求めることができず，枝刈りやグラフ分割などのアルゴリズムも複雑であった．提案アルゴリズムは，最適解から冗長な解まで全ての解を表現する ZDD をトップダウン ZDD 構築法で高速に生成し，その後 DSP 数を制約として絞り込みを行うことで全最適解を列挙する手法であり，様々な DSP ブロックや解の評価指標に容易に対応できると考えられる．, This paper proposes an algorithm to enumerate all the exact-optimal technology mapping solutions of a given data flow graph for DSP blocks of FPGAs. The exhaustive depth-first search algorithm for DSP block mapping by Shibata et al. guarantees optimality and runs efficiently. However, it can find only one solution and uses several complicated pruning and graph partitioning rules to speed up. The proposed algorithm first constructs speedily a ZDD representing all mapping solutions, including optimal and redundant ones, then enumerates only all exact-optimal solutions by reconstructing the ZDD using the number of DSPs as a constraint. This method is expected to apply to various DSP blocks and optimization metrics flexibly.},
 pages = {97--103},
 publisher = {情報処理学会},
 title = {トップダウンZDD構築法を用いたDSPブロック向けテクノロジマッピング最適解全列挙アルゴリズム},
 volume = {2023},
 year = {2023}
}